• Hallo Gast, du kaufst gerne günstig ein und erfährst oft vor deinen Freunden von interessanten Angeboten? Dann kannst du dein Talent als Schnäppchenjäger jetzt zu Geld machen und anderen PCGH-Lesern beim Sparen helfen! Schau einfach mal rein - beim Test der Community Deals!

AMD-CPUs: Geleakte Roadmap geht bis Ryzen 7000 und zeigt spannende Details

latiose88

Freizeitschrauber(in)
...das ist kein Problem, das ist die Lösung eines ganz anderen Problems.

Wenn AMD die aktuellen ZEN-Kerne in 5 statt 7nm fertigen lassen würde werden die Chiplets sehr, sehr klein, was nicht nur Fertigungs/Packagingtechnisch ein Problem wird (nen heatspreader auf nen halben Quadratzentimeter festlöten...?) sondern auch extreme Hotspots erzeugt.
AMD muss die Die-Größe über einem gewissen Mindestmaß halten um Problemen aus dem Weg zu gehen. Bei 7nm haben sie das durch vergleichsweise riesige Caches gemacht - aber es bringt wahrscheinlich nicht mehr so arg viel den Cache jetzt bei ZEN4 nochmal zu verdoppeln und so viel flächenmäßig größer werden die Cores wohl auch nicht. Bleiben nur zwei Wege, den Die auf die nötige Größe zu bekommen: Mehr Kerne pro CCD oder mehr Funktionseinheiten (iGPU usw.).

Die Frage ist wie AMD sich da entscheidet. 12 Kerne pro Die statt 8? Doch eine iGPU reinbauen (die aber dann bei mehr-Chiplet-CPUs mehrfach und damit unnötig vorhanden ist)? Caches nochmal vergrößern? Eine Kombination von all den Möglichkeiten? Ein extra-GPU-Chiplet statt einem zweiten CPU-Chiplet im Package? Oder gar was völlig abgefahrenes wie ein 7950X mit 2 Chiplets, 24 Kernen und zwei RDNA2-Einheiten die im Crossfire laufen können? Das würd ich obwohls eigentlich Quatsch ist hart abfeiern. :ugly:
Oder halt einfach mehr Transistoren ,weil die ja auch mehr Platz benötigen oder ist es dann so dicht das es dann zu hitze kommen kann? Oder man weitet es einfach aus in dem man den Abstand der Transistoren etwas erhöht.So kann man dann auch die Hitzeprobleme lösen.Ist halt die Frage ob das dann die Anzahl der Transistoren dann erhöht oder nicht. Mehr Kerne halte ich hier für nicht gut weil der Markt nach noch mehr Kernen eher wohl das ganze nicht so gut skaliert.Dann wohl lieber mehr Transistoren für die vorhanden Kerne. Könnte man doch so machen,einfach breiter machen oder ist das nicht so einfach?
Das mit der GPU könnte ich mir notfalls ebenso vorstellen aber das wäre ja wohl naja nicht so gut.Es sei denn man schafft es das man so nen Netzwerk GPU Kerne verteilt auf mehrere DIes und diese schön mit hoher Banbreite zusammen geschaltet.Das ergibt dann auch ne echt hohe Leistung. Oder man macht es dann per Software so das jeder Effekt einem GPU Kern einzeln zugeordnet werden könnte.Dann gäbe es keine Probleme.Ist aber halt die Frage wie gut das umgesetzt werden könnte.

Andere Optionen sehe ich auch nicht so,weil einfach neue Instuktionen zu machen ist halt ebenso sehr fraglich.Es sei denn AMD sagt ob dann hauen wir halt wie intel ebenso AVX 512 mit drauf.Aber ist halt dann die Frage wieiviele davon Profitieren würden. Auf jedenfall Platz würde es dann schon wegnehmen. Mir würde also mehr Instuktionen nix bringen. Mehr Cache bringt mir auch nicht unbedingt was,weil dann müsste ja ne Anwendung Brandbreiten Limitert sein,was ja auch nicht jede ist.
Also bleiben nur wie ich geschrieben habe,mehr Transistoren aber nicht so viele ,dafür mit mehr Abstand um die Temp Probleme unter kontrolle zu bekommen oder halt das mit der GPU. Was anderes sehe ich da nicht mehr.
 

Incredible Alk

Moderator
Teammitglied
Oder halt einfach mehr Transistoren
Das ist leider nicht so einfach. Wenn man Chips einfach durch "mehr Transistoren" schneller machen könnte gäbe es das Problem hier gar nicht. Es bringt auch nichts, einfach Transistoren die nur "Dummies" sind zu benutzen um die Fläche zu vergrößern oder
man weitet es einfach aus in dem man den Abstand der Transistoren etwas erhöht
denn dadurch werden Signallaufzeiten länger, Latenzen größer und die die CPU langsamer.

Persönliche Vermutung wäre, dass man in 5nm die CCDs von 8 auf 12 Kerne aufpumpt. Das würde für nahezu alle CPUs ein 1-Chiplet-Design ermöglichen und, mit ggf. nochmal etwas mehr Cache, so 48 statt 32 MB, den Die wohl ausreichend groß werden lassen. Zusätzlich konnte man mit neuem I/O-Die vielleicht auch den IF breiter machen.
Den zweiten Die-Platz im Package könnte man dann flexibel nutzen - entweder für eine kleine GPU (was eine SEHR leistungsfähige APU ergeben würde da man auf dem Platz fast schon nen Navi24 unterbringen könnte) oder falls Intel blöd kommt für nen 24-Kerner rauszupfeffern.
Extrem geil aber wirtschaftlich wohl nicht drin wäre ein eDRAM/HBM-Stack als an der Position. :-D
 

Chatstar

Software-Overclocker(in)
Naja auf jeden Fall wird AMD mächtig Druck machen und Intel weiter vorführen, das Jahr 2022 wird vermutlich für Intel sehr schwer werden, denn ich gehe davon aus, dass Alder Lake bereits an Warhol verpuffen wird.
 

Technologie_Texter

BIOS-Overclocker(in)
Ja, jetzt da die APUs schon 8 Kerne haben, macht es nicht viel Sinn das Chiplet auch bei 8 Kernen zu belassen.
Zumindest nicht ab 5nm!

Alles bis 8 Kerne kann man eh mit den nativen APUs abdecken.
 

Chatstar

Software-Overclocker(in)
Schön ist auch das Vorhaben AMDs ab Zen4 alle CPUs mit einer integrierten Grafikeinheit aus zu statten, das wird Intel weiter austrocknen.
 

gerX7a

Software-Overclocker(in)
Ja, jetzt da die APUs schon 8 Kerne haben, macht es nicht viel Sinn das Chiplet auch bei 8 Kernen zu belassen.
Zumindest nicht ab 5nm!

Alles bis 8 Kerne kann man eh mit den nativen APUs abdecken.
Das Hauptproblem dürfte hier eher die Skalierung sein. Für Genoa spekuliert man bis zu 96 Kerne. Nach bisheriger Bauweise müsste man dafür 12 Chiplets an einen IOD anbinden, was nochmals deutlich komplexer wird und einen nochmals größeren IOD benötigt, da es alleine schon platztechnisch ein Problem ist so viele Chiplets anzubinden, auch bzgl. der Leiter im Package-Substrat, dass man schon mit Zen2 damals deutlich aufbohren musste. AMD/TSMC fehlt hier eine Technik wie Intel's EMIB, d. h. da gibt es keine Möglichkeiten das wesentlich kompakter zu bauen und daher wird man absehbar das Compute-Chiplet auf 12 bis 16 Kerne vergrößern.
Selbst letzteres wäre nicht unplausibel, wenn AMD sich bei Zen4 entschließen sollte, den Massenmarkt nun primär mit APUs anstatt mit Chiplet-CPUs zu versorgen, die auch handfeste Nachteile haben und von AMD bisher nur (mit)genutzt wurden, weil es in der Fertigung über alle Marktsegmente hinweg für sie bisher günstiger war (insbesondere mit Blick auf ihre beschränkten Ressourcen).

*) Spekuliert man weiter und zieht einiges zusammen, dürfte jedoch ein 12 Kern-Zen4-CCD die wahrscheinlichere Variante sein. Weiterhin 8 CCDs für Epyc und auf dem Desktop könnte man einen 24 Kerner auf AM5 anbieten. Auch hier wurde eine Kernerhöhung zumindest von offizieller Seite in Aussicht gestellt (wenn auch noch nicht explizit bestätigt). (Da Intel an die bisherigen 16-Kerner absehbar herankommen wird, braucht AMD auch hier was Neues.)
 
Zuletzt bearbeitet:

latiose88

Freizeitschrauber(in)
Ok ich sehe schon das and um mehr Kerne und mehr cache nicht drum rum kommen wird. Die kleinere fertigung zwingt and dazu mehr Kerne zu verwenden. Na dann wird es halt einen 24 Kerner kommen.
Das bedeutet aber auch das in der Hedt Plattform amd wohl die 24 Kerne streichen wird weil es macht nur wenig Sinn diese sowohl im mainstream als auch im high-end Bereich zu verwenden.
Dann wenn dies einer hat,dann suche ich einen der da was drauf testen wird für mich. Bin gespannt ob das wirklich zu einem leistungs unterscheid führen wird. Ich habe die Ergebnisse zum threadripper 3960x noch im Kopf. Erhoffe mir also das sich der neue dann von der CPU dann absetzen wird.
Denn sonst würde ich wohl entäuscht von dem Ergebnis an Ende sein.
Naja sollte wohl lieber nicht allzuviel davon erwarten.
 

gerX7a

Software-Overclocker(in)
Die HEDT-Plattform hat andere Alleinstellungsmerkmale. Da muss AMD nicht zwingend einen 24-Kerner streichen. Mehr Speicherkanäle und mehr PCIe-Lanes sind alleine schon ein Grund für die Plattform.
 

PCGH_Torsten

Redaktion
Teammitglied
Mir wäre ein Datum zum Warhol Release viel lieber :ugly:

Mir wären die Quellen für die hier verbreitete Aussage, was Warhol eigentlich ist, deutlich lieber. Leaks gab es dazu bislang nämlich arg wenig (und die, die es gab, spracehn teilweise eine andere Sprache – 7 nm, Zen-3-ohne-plus, keine Angabe zur Plattform), was Anlass zu sehr viel Spekulationen, Interpretationen und Wunschvorstellungen lieferte. Eine Auswahl letzterer zusammenfassen und "Roadmap" drüberschreiben kann ich auch selber. Interessant wäre, warum hier auf einmal überarbeitete CPU-Kerne und unveränderte Plattform als gesichert dargestllt werden.

Das mit Warhol nochmal was für AM4 kommt ist mir neu. Was an Zen3+ dann das + wäre, wäre interessant.

Word!


Ich bin mir da jetzt nicht sicher, aber die Transistoren sind doch bestimmt wie bei aktuellem Flashspeicher auch zigfach gestapelt. Könnte man die Layerzahl nicht einfach verringern bei gleichen Core/Chiplet und Cache/Chiplet Zahlen?

Transistoren lassen sich nicht stapeln, sondern müssen direkt in unterster Lage im Silizium aufgebaut werden. Auch bei Flash werden nur die Speicherzellen gestapelt, während sämtliche Transistoren darunter liegen. Wäre das nicht so, gäbe es vermutlich schon gar keine Flash-Chips mehr, sondern man könnte dauerhaften Speicher einfach überall anders als zusätzliche Lage draufpacken.

Allerdings halte ich die hiesigen Aussagen zu einer Mindest-Chip-Größe für überzogen. Zum einen trägt das Silizium nur einen kleinen Teil zur Wärmeverteilung bei, das ergibt sich schon rein rechnerisch aus der sehr geringen Chip-Querschnittsfläche (Dicke: <1 mm) im Vergleich zum Heatspreader (2-3 mm), der über die vergleichsweise große Chip-Oberfläche auch gut Wärme aufnehmen kann. Dank des Chiplet-Designs hat AMD auch nicht das Problem monolithischer Prozessoren, deren Abwärme bei Schrumpfung unter einem immer kleineren Teil des Heatspreaders konzentriert wird. In der Handhabung sind kleinere Chips ebenfalls kein Problem, wie HBM1 bewiesen hat. Wenn AMD sich also für Kerne pro CCD entscheidet, dann aus Kostengründen – weniger Handling, weniger Verschnitt. Aber: Auch weniger Flexibilität und mehr verschwendete Fläche, wenn man kernarme Prozessoren anbieten möchte. Aktuell liegt der Sweet Spot des Marktes immer noch bei 6- und 8-Achtkernern, während 16-Kerner oder gar darüber eine extreme Nische sind. Ein 12-Kern-CCD im Desktop würde sich für AMD aktuell nur lohnen, wenn alles bis einschließlich 8 Kerne auf APUs umstellt wird. Das wiederum lohnt sich mit den heutigen IGP-Größen nicht und wie genau die Änderungen dieser Verteilung mir Raphael aussehen werden, müssen wir abwarten.
 
Zuletzt bearbeitet:

plusminus

BIOS-Overclocker(in)
Amd lässt einfach TSCM kleiner fertigen vorausgesetzt es klappt auch mit 6 und 5 nm , das wars im grossen und ganzen dann auch .

Das wird nicht reichen .....
 

BuzzKillington

Freizeitschrauber(in)
Finds gut, wenn noch ein Zen3-Refresh kommt. Das Ende von AM4 wird ja immer prophezeit aber ich will nicht wieder meine Plattform wechseln müssen :D
 
Oben Unten