Overlocked
PCGHX-HWbot-Member (m/w)
Der Fertigungsprozess wird immer kleiner, doch wie lange noch. Werden die Entwickler sogar unter einem Nanometer kommen? Euere Meinungen.
....90nm, 65nm, 45nm... wie lange geht das noch so weiter?
- Ersteller Overlocked
- Erstellt am
Rain_in_may84
PCGHX-HWbot-Member (m/w)
Jo, spätestens dann muss man sich nach etwas anderen umsehen, egal ob nun Quantencomputer oder subatomare Transistoren. Ein Silizium Atom kann man ja schlecht teilen....
Ich weiß nicht wie die Fertigungstechnik genau definiert ist (Abstand Transistor zu Transistot, Transistorgröße oder Ähnliches). Je nach dem muss halt spätestens mit der Einführung von Transistoren mit Atomgröße etwas anderes gefunden werden.
MFG
der_schnitter
Freizeitschrauber(in)
Entweder müssen sie,bis eine Lösung gefunden ist,einfach mehrere Chips verbauen oder eine neue Technik entdecken oder auf was anderes umsteigen...
Kreisverkehr
BIOS-Overclocker(in)
tja, wenn man nicht mehr kleiner fertigen kann, dann bleibt nur noch optimieren, neue architekturen und viele neue befehlssätze.
natürlich würde der quantencomputer nen rießigen fortschritt bedeuten.
e:/ um mehr transistoren unterzubringen, kann man auch mehr lagen hernehmen, also höhere chips...lol
natürlich würde der quantencomputer nen rießigen fortschritt bedeuten.
e:/ um mehr transistoren unterzubringen, kann man auch mehr lagen hernehmen, also höhere chips...lol
Piy
PCGH-Community-Veteran(in)
wurde schon öfter angesprochen, allerdings würde die abwärme sich vervielfachen, aber ich halte es für realisitsch, dass man sich damit noch beschäftigen wird.
DOTL
Software-Overclocker(in)
Die Forschungs- und Entwicklungsarbeiten sind ungefähr zwei Generationen weiter als das, was gegenwärtig produziert wird. Das heißt, stellten AMD/Intel noch im Bereich des 90nm Prozesses her, ist die Forschung bereits mit 45nm Strukturen beschäftigt gewesen. Die Feinvalidierungen fanden dann im 65nm Bereich statt.
Nur, die unmittelbare Fertigungs- und Entwicklungsforschung stammt eigentlich weniger von Unternehmen wie AMD, Intel, nVidia & Co sondern bei Instituten wie das Frauenhofer Institut, oder auch Universitäten oder auch in großen Konsortien und Firmenvereinigungen, in denen viele Unternehmen ihre Erfahrungen austauschen. Ein Beispiel wäre die IBM Alliance.
Darum ist es auch nicht verwunderlich, dass bereits erste Erfolgsmeldungen im Bereich von 22nm an die Presse weitergereicht wurden, dass ein 22nm Testwafer aus der Dresdner FAB36 mit EUV belichtet wurde.
Viel wichtiger und damit auch entscheidender als kleinere Strukturen sind die Möglichkeiten einen gegenwärtigen Prozess voll auszunutzen und diesen zu verfeinern. Grundsätzlich ist es ökonomisch sinnvoller, wenn man auf einem Wafer deutlich mehr DICE produzieren kann. Das geht sobald die Strukturen verkleinert wurden auch leichter. Nur, was bringt es, wenn man kleine Strukturen hat, dafür aber nur eine mäßige Ausbeute?
Die Kunst liegt darin beides zu vereinen und das ist ein Schritt der manchmal sehr lange gehen kann.
Nur, die unmittelbare Fertigungs- und Entwicklungsforschung stammt eigentlich weniger von Unternehmen wie AMD, Intel, nVidia & Co sondern bei Instituten wie das Frauenhofer Institut, oder auch Universitäten oder auch in großen Konsortien und Firmenvereinigungen, in denen viele Unternehmen ihre Erfahrungen austauschen. Ein Beispiel wäre die IBM Alliance.
Darum ist es auch nicht verwunderlich, dass bereits erste Erfolgsmeldungen im Bereich von 22nm an die Presse weitergereicht wurden, dass ein 22nm Testwafer aus der Dresdner FAB36 mit EUV belichtet wurde.
Viel wichtiger und damit auch entscheidender als kleinere Strukturen sind die Möglichkeiten einen gegenwärtigen Prozess voll auszunutzen und diesen zu verfeinern. Grundsätzlich ist es ökonomisch sinnvoller, wenn man auf einem Wafer deutlich mehr DICE produzieren kann. Das geht sobald die Strukturen verkleinert wurden auch leichter. Nur, was bringt es, wenn man kleine Strukturen hat, dafür aber nur eine mäßige Ausbeute?
Die Kunst liegt darin beides zu vereinen und das ist ein Schritt der manchmal sehr lange gehen kann.
Bokill
Schraubenverwechsler(in)
es geht das weiter, aber anders
Was EUV so verflixt wichtig, aber auch teuer macht. Die aktuelle Belichtungstechnik "schreibt" noch mit einer Wellenlänge von 192 nm. Das abenteuerliche daran ist, dass mit derartig groben Wellenlängen schon Strukturen von 45 nm und kleiner damit gemacht werden können.
Was das Gate-Oxid angeht, da ist man jetzt schon an einer Mauer dran, die nicht mehr unterschritten werden kann. Da sind jetzt schon nur 4 bis 5 Atomlagen.
Nur mal zur Verdeutlichung. 0,22 nm hat ein Siliziumatom als Durchmesser. Das ist mit 4 bis 5 Siliziumoxid-Partikeln etwa eine Schichtdicke von 1 nm. Wenn man noch dünnere Schichten macht, dann verliert das SiliziumOxid seine isolierende Eigenschaften ... an sich verlieren praktisch alle anderen Werkstoffe ebenso ihre Eigenschaften im Sinne von "Isolierend".
Man muss sich daher allerlei neue Gedanken zu zukünftigen Gates machen. Was man hier unter anderem macht, dass ist der Wechsel von der quasi flächenhaften Gatearchitektur (-> "planar") zu einem Gate in 3D-Struktur.
Dazu gehören auch neue Werkstoffe, die Silizium in der einen, oder anderen Hinsicht übertreffen (besser isolierend, besser leitend).
Es bleibt dann immer noch das "Problem" mit dem groben Licht von 192 nm. EUV mit etwa 13 nm ist da ein teurer Ausweg. Teuer, weil hier die herkömmlichen Tools weitgehend anderen Optischen Gesetzen gehorcht, als es die Halbleiterindustrie benötigt für EUV.
Im Grunde genommen ist EUV schon Röntgenlicht. Eine Maske die bei 193 noch "Schatten" macht, die könnte bei 13 nm so transparent wie trockene Luft sein. Das hängt vom Werkstoff der Maske ab.
Die "Belichtungslacke" die bei 193 nm "Licht" noch prima wechselwirken, die verhalten sich bei 13 nm "Licht" mitunter völlig anders.
Ja es geht weiter, aber billig ist der Paradigmenwechsel nicht. Schön ist, dass auch deutsche Forscher am Problem EUV arbeiten und mit an der Spitze gehören. Leica und Carl Zeiss haben sich damit schon beschäftigt.
MFG Bobo(2008 )
Ähhh ... es ging um erste Testchips in 45 nm mit EUV.
In der Tat.
Was EUV so verflixt wichtig, aber auch teuer macht. Die aktuelle Belichtungstechnik "schreibt" noch mit einer Wellenlänge von 192 nm. Das abenteuerliche daran ist, dass mit derartig groben Wellenlängen schon Strukturen von 45 nm und kleiner damit gemacht werden können.
Was das Gate-Oxid angeht, da ist man jetzt schon an einer Mauer dran, die nicht mehr unterschritten werden kann. Da sind jetzt schon nur 4 bis 5 Atomlagen.
Nur mal zur Verdeutlichung. 0,22 nm hat ein Siliziumatom als Durchmesser. Das ist mit 4 bis 5 Siliziumoxid-Partikeln etwa eine Schichtdicke von 1 nm. Wenn man noch dünnere Schichten macht, dann verliert das SiliziumOxid seine isolierende Eigenschaften ... an sich verlieren praktisch alle anderen Werkstoffe ebenso ihre Eigenschaften im Sinne von "Isolierend".
Man muss sich daher allerlei neue Gedanken zu zukünftigen Gates machen. Was man hier unter anderem macht, dass ist der Wechsel von der quasi flächenhaften Gatearchitektur (-> "planar") zu einem Gate in 3D-Struktur.
Dazu gehören auch neue Werkstoffe, die Silizium in der einen, oder anderen Hinsicht übertreffen (besser isolierend, besser leitend).
Es bleibt dann immer noch das "Problem" mit dem groben Licht von 192 nm. EUV mit etwa 13 nm ist da ein teurer Ausweg. Teuer, weil hier die herkömmlichen Tools weitgehend anderen Optischen Gesetzen gehorcht, als es die Halbleiterindustrie benötigt für EUV.
Im Grunde genommen ist EUV schon Röntgenlicht. Eine Maske die bei 193 noch "Schatten" macht, die könnte bei 13 nm so transparent wie trockene Luft sein. Das hängt vom Werkstoff der Maske ab.
Die "Belichtungslacke" die bei 193 nm "Licht" noch prima wechselwirken, die verhalten sich bei 13 nm "Licht" mitunter völlig anders.
Ja es geht weiter, aber billig ist der Paradigmenwechsel nicht. Schön ist, dass auch deutsche Forscher am Problem EUV arbeiten und mit an der Spitze gehören. Leica und Carl Zeiss haben sich damit schon beschäftigt.
MFG Bobo(2008 )
Stefan Payne
Kokü-Junkie (m/w)
Nun, einen wichtigen Punkt hast vergessen, nämlicz die Durchbruchspannung von Silizium, ~0,7V.
Im Klartext heißts: unter 0,7V funktionieren Siliziumhalbleiter NICHT und da ist man momentan verdammt dicht dran!
CPUs haben im idle ja schon teilweise 0,8V (Notebooksegment), viel tiefer geht nicht, ohne auf Germanium zu gehen (was AFAIR etwas merkwürdig war und teurer)...
Im Klartext heißts: unter 0,7V funktionieren Siliziumhalbleiter NICHT und da ist man momentan verdammt dicht dran!
CPUs haben im idle ja schon teilweise 0,8V (Notebooksegment), viel tiefer geht nicht, ohne auf Germanium zu gehen (was AFAIR etwas merkwürdig war und teurer)...
Bokill
Schraubenverwechsler(in)
Durchbruchspannung von Silizium
MFG Bobo(2008 )
Wie siehts mit SiliziumCarbid (SiC) als Alternative aus, bzw. anderen Halbleitern ausser Germanium?
MFG Bobo(2008 )
Zuletzt bearbeitet:
CloudCrunsher
Komplett-PC-Aufrüster(in)
Naja - man kann ja später die Energie von der dunklen materie nehmen - im weltraum gibts genug 
px2
Freizeitschrauber(in)
was hier noch nicht erwähnt wurde ist das silizium bei spätestens 15nm strukturbreite die elektrischen fähigkeiten ausgehen, heißer kandidat als nachfolger wären Kohlenstoffnanoröhrchen, würd aber auch nicht mehr lange funktionieren, auch wenn theoretisch ein Kohlenstoffatom kleiner sein müsste kann man meiner meinung nach nicht unter 1nm gehen.
Transistoren die kleiner als ein Atom sind halt ich für sehr schlecht zu verwirklichen, ich meine so ein transistor müsste am absoluten nullpunkt operieren da erst dann keine bewegungen mehr im atom selbst gibt. Und das wird nicht realisierbar sein.
Also müssen wir uns was anderes einfallen lassen, wobei man bei Quantencomputern noch viel in Sachen Software gemacht werden müsste, wenn man bedenkt das ein Quantenbit 4 Zustände gleichzeitig annimmt, und somit 4 Threads gleichzeitig "berechnet" und dadurch nur durch massive paralellisierung eine entsprechende Leistung gebracht werden kann. Sprich für einen 16 Quantenbit PC bräuchte man Software die mindestens 64 "Kerne" ausnutzt.
Transistoren die kleiner als ein Atom sind halt ich für sehr schlecht zu verwirklichen, ich meine so ein transistor müsste am absoluten nullpunkt operieren da erst dann keine bewegungen mehr im atom selbst gibt. Und das wird nicht realisierbar sein.
Also müssen wir uns was anderes einfallen lassen, wobei man bei Quantencomputern noch viel in Sachen Software gemacht werden müsste, wenn man bedenkt das ein Quantenbit 4 Zustände gleichzeitig annimmt, und somit 4 Threads gleichzeitig "berechnet" und dadurch nur durch massive paralellisierung eine entsprechende Leistung gebracht werden kann. Sprich für einen 16 Quantenbit PC bräuchte man Software die mindestens 64 "Kerne" ausnutzt.
TE
TE
Overlocked
PCGHX-HWbot-Member (m/w)
Atome sind aber in der Regel 0,1 bis 0,5 nm groß, also hier wäre das Minimum noch nicht erreicht.
Bokill
Schraubenverwechsler(in)
(Metall-)Cluster als Grenze
Auch wenn Journalisten gerne schreiben, dass die "Grenze" beim Atom aufhört ... so stimmt das nicht.
Die Grenze ist schon vorher da. Jedenfalls wenn man konventionell so weiter macht. Zum Beispiel kann man die Metallleiterbahnen im Chip auch nicht beliebig verkleinern.
Eine gewisse "Clustergrösse"* müssen Metallisierungsschichten haben. Bei Gold zum Beispiel haben Experimente ergeben, dass erst ab einer Clustergrösse von ca. 100 Atomen ein einzelnes Elektron aus diesen Verband "frei" verschoben werden kann:
Dahinter steckt folgende Modellvorstellung: -> Metallische Verbindungen* mit der Modellvorstellung von "freien" Atomrümpfen in einem gemeinsamen "Elektronenkitt".
Andere Chemische Bindungen sind unter anderem:
- Atombindung
- Ionenbindung
- Wasserstoffbrückenbindung,
[...]
Umgekehrt sind wir jetzt schon an der Grenze für Isolierschichten*, denn so isolierend sind ultradünne Siliziumoxidschichten (4 bis 10 Atomlagen bei 45 nm und 65 nm je nach Fertigungsprozess und Hersteller) auch nicht mehr. Intel trägt dem Rechnung mit dem Ersatz aus Hafniumoxid. AMD und Andere setzen dafür SiliziumOxiNitrid als Isolator am Gate ein.
Schon jetzt müssen Halbleiterhersteller diverse Quanteneffekte* mit berücksichtigen.
MFG Bobo(2008 )
Auch wenn Journalisten gerne schreiben, dass die "Grenze" beim Atom aufhört ... so stimmt das nicht.
Die Grenze ist schon vorher da. Jedenfalls wenn man konventionell so weiter macht. Zum Beispiel kann man die Metallleiterbahnen im Chip auch nicht beliebig verkleinern.
Eine gewisse "Clustergrösse"* müssen Metallisierungsschichten haben. Bei Gold zum Beispiel haben Experimente ergeben, dass erst ab einer Clustergrösse von ca. 100 Atomen ein einzelnes Elektron aus diesen Verband "frei" verschoben werden kann:
Dahinter steckt folgende Modellvorstellung: -> Metallische Verbindungen* mit der Modellvorstellung von "freien" Atomrümpfen in einem gemeinsamen "Elektronenkitt".
Andere Chemische Bindungen sind unter anderem:
- Atombindung
- Ionenbindung
- Wasserstoffbrückenbindung,
[...]
Umgekehrt sind wir jetzt schon an der Grenze für Isolierschichten*, denn so isolierend sind ultradünne Siliziumoxidschichten (4 bis 10 Atomlagen bei 45 nm und 65 nm je nach Fertigungsprozess und Hersteller) auch nicht mehr. Intel trägt dem Rechnung mit dem Ersatz aus Hafniumoxid. AMD und Andere setzen dafür SiliziumOxiNitrid als Isolator am Gate ein.
Schon jetzt müssen Halbleiterhersteller diverse Quanteneffekte* mit berücksichtigen.
MFG Bobo(2008 )
$Lil Phil$
PCGHX-HWbot-Member (m/w)
Gabs nicht mal ne News, in der stand, dass die an 3 Dimensionalen Chips arbeiten?
Wie wäre denn das?
Ich find nur, irgendwann wird des auch schwer zu kühlen
Wie wäre denn das?
Ich find nur, irgendwann wird des auch schwer zu kühlen
TE
TE
Overlocked
PCGHX-HWbot-Member (m/w)
Da wird dann ein LN2 Behälter in der Boxed Version mitgeliefert
Aber mal ernst- ich würde mich freuen, wenn die ersten Quantencomputer auf den Markt kommen...
Aber mal ernst- ich würde mich freuen, wenn die ersten Quantencomputer auf den Markt kommen...
Ähnliche Themen
