• Hallo Gast, du kaufst gerne günstig ein und erfährst oft vor deinen Freunden von interessanten Angeboten? Dann kannst du dein Talent als Schnäppchenjäger jetzt zu Geld machen und anderen PCGH-Lesern beim Sparen helfen! Schau einfach mal rein - beim Test der Community Deals!

14 Nanometer FinFET: Erste Tape-Outs bei UMC mit ARM und Synopsys

PCGH-Redaktion

Kommentar-System
Jetzt ist Ihre Meinung gefragt zu 14 Nanometer FinFET: Erste Tape-Outs bei UMC mit ARM und Synopsys

Die United Microelectronics Corporation, kurz UMC, hat die ersten großen Tape-Outs für ihren hauseigenen 14-nm-FinFET-Prozess vollzogen. Dabei handelt es sich zunächst um einen Cortex-A-Chip und zum anderen um Speicherprodukte von Synopsys. Gegenüber der namhaften Konkurrenz liegt man damit weit hinterher.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: 14 Nanometer FinFET: Erste Tape-Outs bei UMC mit ARM und Synopsys
 

Rollora

Kokü-Junkie (m/w)
UMC war ja früher mal als DER Konkurrent zu TSMC gehandelt worden. Man hat ja jetzt einige Zeit nix mehr von denen gehört, schön zu lesen, dass sie bei 14nm keinen allzugroßen Rückstand haben und eventuell eine Alternative sind für manche Aufträge
 

Incredible Alk

Moderator
Teammitglied
Wie groß der Rückstand ist ist hier ja gar nicht zu erkennen - die 14 nm von TSMC (die echte 78 nm sind) und die 14 nm von UMC (keine Ahnung wie groß die wirklich sind) und die 14 nm von Samsung (die echte 84 nm sind) und die 14 nm von Intel (die echte 70 nm sind) haben nichts miteinander gemeinsam als den Namen.

Am Ende müssen sich die CHips über ihre Eigenschaften definieren, der Strukturbreitenname ist schon lange nur noch marketinggewäsch und hat mit echten Größen nix mehr zu tun.
 

Rollora

Kokü-Junkie (m/w)
Stimmt natürlich.

Meine Behauptung man ist nun nicht mehr so weit zurück stützt sich lediglich auf der Annahme, dass man den Marketingnahmen 14nm so gewählt hat, weil er annähernd vergleichbar ist mit TSMCs, GloFos, Intels oder Samsungs Prozess.

Natürlich sagt der Name absolut nix über die Performance aus. Mich wundert halt schon, dass sie ein Produkt haben, dass sie 14nm wollen, ich hab wie gesagt ewig nix von UMC gehört. Hätte ich vielleicht dazuschreiben sollen
 

Oberst Klink

Lötkolbengott/-göttin
Wie groß der Rückstand ist ist hier ja gar nicht zu erkennen - die 14 nm von TSMC (die echte 78 nm sind) und die 14 nm von UMC (keine Ahnung wie groß die wirklich sind) und die 14 nm von Samsung (die echte 84 nm sind) und die 14 nm von Intel (die echte 70 nm sind) haben nichts miteinander gemeinsam als den Namen.

Am Ende müssen sich die CHips über ihre Eigenschaften definieren, der Strukturbreitenname ist schon lange nur noch marketinggewäsch und hat mit echten Größen nix mehr zu tun.

Worauf beziehen sich eigentlich die 14nm? Bzw. überhaupt die Struckturbreite?
 

Incredible Alk

Moderator
Teammitglied
Worauf beziehen sich eigentlich die 14nm? Bzw. überhaupt die Struckturbreite?

Ursprünglich vor vielen Jahren mal auf die Länge eines Gates der Transistoren. Mittlerweile ists aber nur noch ein Marketingname ohne irgendeine technische Bedeutung, nichts in einem modernen Chip ist nur 14 nm groß. Das muss man auch ständig wieder erwähnen wenn wieder die Leute kommen mit "bei 10 nm / 7 nm / 4 nm ist Schluss weil Quanteneffekte zu groß werden" - wenn irgenwas wirklich so klein wäre stimmt das ja auch aber das ists nunmal nicht - auch in 10 Jahren noch nicht.
 

Superwip

Lötkolbengott/-göttin
Die Praktikabelste Maßeinheit für die "Dichte" und wenn man so will "Fortschrittlichkeit" und Integrationsdichte ist heute wohl die Fläche einer 6-Transistor-SRAM Speicherzelle (Flipflop) wie sie etwa für Cache-Speicher (1Bit) in CPUs genutzt wird. Und letztendlich freilich die effektive Transistordichte großer VLSI-Chips.

Da sich in grauer Vorzeit aber eben die Gatelänge als Maßeinheit eingebürgert hat (was wohl daran lag das es hier eine gewisse Proportionalität zur erreichbaren Taktfrequenz gab...) ist man dabei geblieben und hat die Gatelänge als sie (spätestens ~ ab 90nm) nur noch wenig verkleinert werden konnte durch eine Zahl ersetzt die (meist) grob irgendwie proportional zur Wurzel der genannten Fläche ist. Wobei das im Detail jeder Hersteller anders definiert; es wurde aus Marketinggründen freilich jeweils versucht (und insbesondere auch am Übergang von der einen zur anderen Berechnung) die "Strukturgröße" kontinuierlich kleiner werden zu lassen.

Eine reine Hausnummer ist die "Strukturgröße" also nicht aber für einen Herstellerübergreifenden Vergleich nur wenig brauchbar.

Jedenfalls schön zu hören das UMC weiter dabei ist.

FLASH-ROM und DRAM Prozesse sind grundsätzlich nicht mit konventionellen CMOS-VLSI Prozessen vergleichbar! Dort gibt es etwa keine oder kaum SRAM Zellen und es ist kein Optimierungsziel dieser Prozesse solche Speicherzellen möglichst klein zu machen sondern eben DRAM-Zellen oder Flash-Zellen die deutlich anders aufgebaut sind.
 
Zuletzt bearbeitet:

Incredible Alk

Moderator
Teammitglied
Die Praktikabelste Maßeinheit für die "Dichte" und wenn man so will "Fortschrittlichkeit" und Integrationsdichte ist heute wohl die Fläche einer 6Transistor-SRAM Speicherzelle (Flipflop) wie sie etwa für Cache-Speicher (1Bit) in CPUs genutzt wird.

So isses - und da hab ich auch ein paar Zahlen:

14nm-Intel: SRAM- Fläche 0,0588 µm^2
16nm-TSMC: SRAM- Fläche 0,07 µm^2
14nm-Samsung: SRAM- Fläche 0,0645 µm^2

Da sind alle zu denen ich Zahlen gefunden habe also auf dem grob gleichen Stand mit leichtem Vorteil bei Intel.
 

DDR2-Liebe

Freizeitschrauber(in)
Wie werden die Wafer aktuell eigentlich geschnitten?
die einen sagen mittels Kreissäge, die anderen mittels Laser :huh:
 

PCGH_Torsten

Redaktion
Teammitglied
Worauf beziehen sich eigentlich die 14nm? Bzw. überhaupt die Struckturbreite?

Bei Intel offiziell "die kleinste Fertigbare Struktur". Allerdings gibt es auf aktuellen CPUs keine Struktur, die 14 nm kurz ist und auch die Abstände zwischen Strukturen sind größer. Umgekehrt wiederum ist der aktive Teil eines einzelnen FinFETs den von Intel veröffentlichten elektronenmikroskopischen Aufnahmen zu Folge eher 9 bis 10 nm breit.
 
Oben Unten