AW: Threadripper 3000: I/O-Hubs TRX40, TRX80 und WRX80 sorgen für Spekulationen
@Sinusspass:
ECC (UDIMMs) wird auf Threadripper offiziell unterstützt (siehe Tech_Blogger *) und die Plattform war schon per se als HEDT/Workstation-Plattform konzipiert, auch wenn einige Gamer sich diese zugelegt haben und auch wenn AMD anfänglich durchaus bewußt damit geliebäugelt hat, dass sich auch ein nennenswerter Teil Ethusiasts diese Plattform zulegen würden, da der "Einbruch" in Intels Workstation-Markt absehbar schwer sein würde.
Mehr als 32 Kerne sind gemäß L.Su's Aussage tatsächlich sehr wahrscheinlich, schlicht weil diese eine entsprechende Äußerung um die E3 herum kaum unbedacht hätte fallen lassen, insbesondere nicht ggü. Pressevertretern.
Da (der Zen2-basierte) TR vom grundsätzlichen Aufbau nahezu vollständig Epyc gleicht, sind 64 Kerne problemlos möglich; die Frage ist halt, ob AMD das so will und aus vertriebstechnischer Sicht für sinnvoll erachtet. (Eine vergleichbare Überlegung gilt auch für die PCIe-Lanes.)
Da es sich hierbei um Arbeitsgeräte handelt wird man zweifelsfrei von einer konservativeren Taktung im Vergleich zu Ryzen ausgehen können. Das kürzlich beobachtete Engineering Sample mit 32 Kernen hatte 4,05 GHz als Boost-Takt, was eher nach einer psychologischen Festlegung mit Blick auf Gamer aussieht. Dabei handelt es sich erstens nur um ein Engineering Sample, d. h. diese Beobachtung ist noch wenig aussagekräftig. Darüber hinaus ist ein derartiger Boost-Takt auch nur von rein theoretischem Wert, denn wenn man sich einen 32-Kerner zulegt, dann wohl auch, weil man diesen mit entsprechendem Workload füttern kann und nicht permanent 3/4 der Kerne ungenutzt brach liegen lässt. Verschärfend kommt hinzu, dass AMD gerade in Verbindung mit Epyc bis vor einigen Tagen noch folgende Defintion in den Specs auswies: "Max Boost Clock is the maximum single-core freqency at which the processor is capable of operatin under nominal conditions". Damit könnten sie selbst 4,5 GHz angeben, was nicht uninteressanter sein könnte (abgesehen davon, dass der Fertigungsprozess offensichtlich derartigen Taktraten kaum zulässt und selbst rechtlich wären sie abgesichert, da der Boost-Takt (zumindest bei Consumer-Ryzens) nur als im besten Fall erreichbarer (aber nicht zugesicherter) Takt spezifiziert ist).
Wenn AMD sich jetzt tatsächlich etwas mehr in Richtung Workstation orientiert, könnte man vielleicht sechs Speicherkanäle verwenden (höher taktendes DDR4 wird es per se geben), was übrigens nichts mit den I/O-Hubs zu tun hat, da der Speichercontroller sich im IOD auf der CPU befindet. Acht vermute ich eher nicht, aufgrund der notwendigen Differenzierung zu Epyc.
Und wenn man tatsächlich einen 64-Kern-TR rausbringt, würde ich gar noch eher auf bestenfalls sechs Speicherkanäle tippen, eben genau aufgrund dieser notwendigen Produktdiversifikation, denn andernfalls wäre es schlicht ein Epyc. **)
Fragezeichen werfen tatsächlich die zurzeit drei umhergeisternden I/O-Hubs auf (bzw. zumindest drei Namen), denn in welcher Form sollen die zur Differenzierung auf der Plattform beitragen? Im einfachsten Fall handelt es sich bei allen um das gleiche Die und man deaktiviert nur einige Funktionen, wie ein paar SATA- und USB-Ports (und bietet diese ein paar Dollar günstiger an), denn das Problem ist, dass das meiste ja schon direkt über die CPU bereitgestellt wird/werden kann. Hier werden wohl auch ich mich überraschen lassen müssen, denn mir fällt nichts Neues ein, außer halt SATA, USB 3/4, Thunderbolt 3, das übliche halt. Den Soundchip wird man wohl weiterhin dem MB-Hersteller überlassen und eine angeflanschte GPU im I/O-Hub erscheint auch etwas skurril.
*) 32 GiB UDIMMs mit ECC gibt es seit Mitte diesen Jahres bspw. von Samsung, d. h. sofern ein spezieller MB-Hersteller hier nicht geschlampt hat, sind bereits auf den aktuellen TRs 256 GiB möglich. Einige Stores listen diese bereits, sind aber natürlich noch rar.
M391A4G43MB1-CTD | Samsung Semiconductor Global Website
**) Nur wenn es ein irgendwie komplett andersartiges, differenzierendes Features über einen der I/O-Hubs geben würde (das ich mir zurzeit aber nicht ausdenken kann), könnte ich mir 64 Kerne inkl. 8 Speicherkanäle auch auf TR4 vorstellen.
Ergänzung @Sinusspass: Gerade Virtualisierung ist ein schlechtes Beispiel mit Blick auf eine HEDT/Workstation-Plattform, denn hier ist Epyc geradezu prädestiniert für, insbesondere mit SEV, etc. Auf ersterer fährt man fordernde (interaktive/Einzel-) Anwendungen, aber eben keinen Workload, denn man normalerweise auf einen Server packen würde. Wenn TR den von Dir propagierten maximalen Funktionsumfang implementieren würde, hätte sich AMD die SingleSocket-Rome-Serie ("P"-Epyc's) gleich komplett sparen können.
(Und, Epyc/Rome unterstützt 4 TiB RAM pro Socket.)
