PCIe Gen3 und Gen4 gleichzeitig an AM4-Sockel

[svenwe77]

Hallo zusammen ..

Ich bin gerade dabei mich etwas intensiver mit der ganzen PCIe-Geschichte einzuarbeiten
und möchte die Technik dahinter verstehen.

Insbesondere geht es dabei um das ROG Strix B550-F MaBo ..
das hat .. einen PCIe x16-1 4.0 und einen M.2-1 PCie 4.0 PCIe/Sata Slot .. beide direkt vom AM4-Sockel befeuert.

Dazu noch noch einen zweiten PCIe x16-2 und einen zweiten M.2-2-Slot .. beide allerdings PCIe 3.0 über den B550-Chipsatz.

Soweit so gut und verständlich.

Soweit ich weiß, kann der AM4-Sockel ´nur´ 20 Lanes für die PCIe 4.0-Geräte (PCIe16-1und M.2-1) aufbringen.
Was passiert nun wenn ich je ein Gen.3 und ein Gen.4 an den AM4 hänge?!?
Z.B. eine M.2 SSD Gen4 und eine Graka PCIe x16 Gen3.

Laufen die M.2 und die Graka trotzdem bis zu ihrer Maximal möglichen theoretisch/praktischen Übertragungsgeschwindigkeit.
Oder kommt die AM4-CPU (Ryzen 7 3700X) damit durcheinander - oder bremst das eine, das andere sogar aus?!?

Im Uefi kann man sowohl für die PCIex16-1 und die M.2-1 einstellen ob Auto-Gen1-Gen2-Gen3-Gen4
(Für die PCIex16-2 und M.2-2 auch - allerdings nur Auto-Gen1-Gen2-Gen3).

Nächste Kuriosum ..
Im Uefi kann / hat man die Möglichkeit die SB-Link-Geschwindigkeit einzustellen ..
Southbridge?!? kenn ich nur aus frühen Intel-Zeiten.
Dort wäre auch die Möglichkeit von Auto-Gen1-Gen2-Gen3.
Ist damit die Übertragungs-Version zum B550-Chipsatz gemeint oder irre ich mich da.

Schonmal besten Dank für etwaige Info´s

Grüße - Sven

 

[Nathenhale]

Die erste NVME also M2_1 hängt dediziert an der CPU und Shared ihre 4 PCIE 4.0 lanes mit Niemanden Die Grafikkarte ist von diesen 4 Lanes nicht betroffen und laüft weiterhin mit ihren 16 lanes .Die zweite NVME SSD hängt am Chipsatz also dem b550 dieser ist mit 4 PCi 3.0 lanes an der CPU angebunden alle Geräte die AM chipsatz hängen teilen sich die 4 lanes zur CPU.Und die zweite SSD ist nur mit PCI 3.0 x2 angebunden. Ich denke das mit SB Speed der FCLK des Prozessores gemeint ist . Dieser lauft in der Regel mit der halben Geschwindigkeit deins Rams im falle von 3600mhz ram also mit 1800.

 

[bschicht86]

Ja, die CPU kann theoretisch jedes Lane in einer separaten Geschwindigkeit fahren ohne selbst durcheinander zu kommen.

Und Ja, Southbridge ist fast korrekt, es bezieht sich auf den Chip unter dem kleinen Kühler am Mainboard. Dieser (B550) wird mit 4 PCIe 3.0-Lanes versorgt und diese kannst du ebenfalls nach Belieben in der Geschwindigkeit verstellen, (Gen1-Gen3) ohne dass irgendwer durcheinander kommt.

Früher bezeichneten Northbridge und Southbridge durchaus separate Chips, deren Funktionen mittlerweile in die CPU's gewandert sind. (Controller für RAM, AGP, PCIe, PCI, USB usw.)

Heutige "Southbridges" sind eigentlich nur noch dazu da, den Schnittstellenumfang aktueller CPU'S zu erweitern.

 

[Nathenhale]

Deswegen auch Chipsatz.

 

[svenwe77]

Besten Dank ..

Das bringt doch schonmal etwas Licht ins Dunkel.

Ich denke das mit SB Speed der FCLK des Prozessores gemeint ist . Dieser lauft in der Regel mit der halben Geschwindigkeit deins Rams im falle von 3600mhz ram also mit 1800.

Da könnte durchaus etwas dran sein - habe RAM´s mit 3200Mhz - und irgendwo wird für den RAM etwas mit 1600Mhz angezigt.
Müsste nochmal genau nachsehen wie die Bezeichnung war.
Allerdings steht bei den Ramriegeln folgendes im Datenblatt: Speed Rating PC4-25600 (3200MHz)

PC4 = Gen4 oder ist damit was anderes gemeint?!?

Gedanke war grad folgender - SB-Link geht nur bis Gen3 auszuwählen - hab aber PC4 (Gen4 ?!?) Riegel drin
Oder steht das PC4 eher nur für DDR4?!?

Ja, die CPU kann theoretisch jedes Lane in einer separaten Geschwindigkeit fahren ohne selbst durcheinander zu kommen.

Und Ja, Southbridge ist fast korrekt, es bezieht sich auf den Chip unter dem kleinen Kühler am Mainboard. Dieser (B550) wird mit 4 PCIe 3.0-Lanes versorgt und diese kannst du ebenfalls nach Belieben in der Geschwindigkeit verstellen, (Gen1-Gen3) ohne dass irgendwer durcheinander kommt.

Früher bezeichneten Northbridge und Southbridge durchaus separate Chips, deren Funktionen mittlerweile in die CPU's gewandert sind. (Controller für RAM, AGP, PCIe, PCI, USB usw.)

Heutige "Southbridges" sind eigentlich nur noch dazu da, den Schnittstellenumfang aktueller CPU'S zu erweitern.

Theoretisch - und was kommt praktisch dabei raus?!?
Ich kann mich nur noch wage dran erinnern - zu Zeiten von Pentium II und III *lach ..
da war es jedenfalls sinnvoller wenn man die RAM- / PCI- / .. Geschwindigkeiten direkt vorwählte -
je nach vorhandener Hardware ..
Um die immensen Mhz-Ressourcen nicht damit zu vergeuden, das die CPU erst jedesmal neu ermitteln musste was wer wie schnell kann.

SB-Link kann dann ja aber nur für alle Geräte bis Gen3 sein - die direkt am AM4 hängenden Gen4-Lanes sind davon nicht betroffen.
Würde ja bedeuten - wenn ich SB-Link auf Gen1 stelle ..
würden M.2-2 .. PCIe16-2 3.0 .. Sata6G .. etc .. (alles was am B550 hängt) nur bis max Gen1-Geschwindigkeit betrieben werden können.

Quasi SB-Link .. Voreinstellung für die B550-Schnittstelle.

 

[PCGH_Torsten]

"Theoretisch jede Lane separat" ist nicht ganz richtig. In der Praxis und gemäß Spec kann jeder PCI-E-Link seine eigene Geschwindigkeit aushandeln und die Ryzen-CPUs müssten ohne externe Hilfsmittel mindestens vier, möglicherweise acht Links verwalten können. Also zum Beispiel GPU1, GPU2, M.2 und B550 Auf alle Fälle ist die Geschwindigkeit verschiedener Slots unabhängig voneinander, sonst hätte man ohne 4.0 Grafikkarte und 4.0 I/O-Hub ja gar keine 4.0-SSDs nutzen können. Die Geschwindigkeit aller Lanes innerhalb eines Slots ist wiederum immer gleich.

Eine manuelle Auswahl ist dabei nicht nötig und auch nicht möglich, da PCI-E die Verbindungsqualität beim Aufbau des Links prüft (im Gegensatz zu älteren Systemen, die nur die offizielle Maximalgeschwindigkeit aller Geräte abfragten und eingestellt haben). Man kann im UEFI nur die Obergrenze limitieren, wenn man das für sinnvoll hält. Bei Verbindungen zum I/O-Hub ist es mit ziemlicher Sicherheit immer sinnlos, trotzdem bieten praktisch alle Mainboards eine entsprechende Option. Der Name schwankt dabei jeweils, da es keinen allgemein etablierten, richtigen gibt: Aktuellen AMD-I/O-Hubs fehlen viele Funktionen einer klassischen Southbridge, die heute im I/O-Chip in der CPU sitzen, der somit mehr als eine klassische Northbridge ist. Intel wiederum hat umgekehrt Northbridge-Funktionen in den aktuellen PCHs belassen. Was sachlich immer falsch ist, ist "Chipsatz", denn ein "...satz" beschreibt immer ein Set aus mehreren einzelnen Elementen. Es gibt keinen "1-teiligen Schraubenschlüsselsatz" und dementsprechend sind die aktuellen Single-Chip-Lösungen auch keine Chipsätze. Weit verbreitet ist die Bezeichnung dennoch, denn nachdem AMD "Fusion Controller Hub" als Marketing-Begriff beerdigt hat, ist dort wieder (fälschlicherweise) von "Chipset" die Rede und Intels "Plattform Controller Hub" bezeichnet eben explizit nur Intel-Produkte, lässt sich also nicht auf AMD-I/O-Hubs übertragen.