Danke für den Link. Das PDF von Micron gibt jedoch nur eine Range von 19 - 21 Gbps an, d. h. es wird tatsächlich sehr schneller Speicher, wie schnell genau wird man weiterhin abwarten müssen (jedoch min. 912 GiB/s).
Bezüglich deiner Einschätzung zur vermeintlichen Produktpalette ist jedoch damit noch nicht wirklich was verlässliches gesagt. Das PDF dient im wesentlichen dazu Micron's Speicher zu erklären und zu bewerben und die konkreten Produktdaten sind hier in erster Linie als Beispiele bzw. Platzhalter zu sehen.
Beispielsweise heißt die kritische Zeile in der Tabelle hier "Configuration (Example)", mehr nicht. Für die Titan RTX werden 12 Chips und 12 GiB GDDR6 insgesamt ausgewiesen, was nicht zutrifft, da die Titan 24 GiB VRAM hat. Den Beispielcharakter streicht auch heraus, dass die gleiche Spalte auch für die RX 5700 XT gilt, die zweifelsfrei kein 384 Bit-Interface besitzt und auch nichts mit 12 GiB anfangen kann.
Ebenso sollte man die vermeintliche "3090"-Spalte nur als Beispiel verstehen, mehr nicht. Die Platinen sind bestätigt und ebenso die 24 GiB-Variante, die derzeit die einzige mit einem 384 Bit-Interface zu sein scheint.
Zusätzlich ist es unwahrscheinlich, dass Micron konkrete Produktnamen vor den Bordpartnern kennt, die bis vor wenigen Tagen noch gar nichts bzgl. der konkreten Modellbezeichnungen wussten, weil sich hier nVidia derart bedeckt hält und wenn nVidia bereit ist die Namen zu veröfentichen, steht Micron zweifelsfrei als letzter auf der Liste der zu informierenden Partner, weil die das gar nicht tangiert.
Einfach mal abwarten ...
*) Bspw. die ganz rechte Spalte zum "Expected AI Accelerator" ist ebenso fehlerhaft, da hier sechs HBM2E-Stacks ausgewiesen werden, die angegebene Kapazität von 16 - 32 GiB aber nicht dazu passt, bzw. gar unmöglich zu realisieren ist.
Es geht hier ums Ingenieurwesen und nicht um eine Kunst, d. h. die Entwickung ist ein vorausgeplanter und mit vielen Simulationen begleiteter Prozess, der vorab schon sehr konkret skizziert, welche Leistungswert man voraussichtlich erreichen können wird. Hier kann man nicht Millionen von US$ in eine Entwicklung investieren um dann erst im Nachhinein (also bspw. beim Tapeout) tatsächlich feststellen zu können, was bei dem Entwickungsversuch herausgekommen ist ... und wenn man Pecht hat ...
Darüber hinaus hat AMD die grundsätzliche RDNA2-Entwickung bereits in 2018 abgeschlossen, die Konsolen-SoCs hatten ihr Tapeout allerspätestens in 1Q19, d. h. man kennt und arbeitet bei AMD schon lage mit funktionierendem RDNA2, dann Navi 10 als Auskopplung und damit gesammelte Erfahrungen mit dem N7P und auch die potentiell infrage kommenden Fertigungsprozesse sind schon seit Mitte 2019 produktiv, also in diesem Fall sogar überaus gute/einfache Voraussetzungen für eine brauchbare Abschätzung.
Ich habe auch nirgends behauptet, dass 80 CUs bestätigt sind.
Allgemein geht man aktuell hier und da und in diversen Leaks von um die 80 CUs aus. Und auch das "hochtaktend" scheinen viele zu erwarten, vielleicht angetrieben durch die PS5, wobei ich das eher für unwahrscheinlich halte, was ja auch schon (indirekt) in einem meiner letzten Posts stand.Darüber hinaus kann sich AMD jedoch auch nicht viel weniger CUs erlauben, wenn sie tatsächlich im HighEnd mitspielen wollen, denn bereits der TU102 hatte 72 SMs und die Renderleistung pro SM/CU ist nur noch begrenzt steigerbar, d. h. hier hilft im Wesentlichen nur eine Skalierug (mehr SMs/CUs) oder ein höherer Takt. Sieht man sich die Defektrate beim GA100 an, würde ich annehmen, dass der GA102 wahrs. zwischen 80 - 90 SMs haben wird. Wie viele dann für das Consumer-Topmodell deaktiviert werden um die notwendige Ausbeute zu erreichen, wird man abwarten müssen.
Zuletzt bearbeitet:
