Headologic
Komplett-PC-Aufrüster(in)
ISSCC: AMD erläutert Bulldozer näher. Bulldozer mit Chip-Multi-Threading
Wie AMD auf der ISSCC ankündigte, kombiniert das bereits im August 2010 präsentierte "Shared Frontend" beim Projekt: Bulldozer mehr Einheiten als zuvor angenommen.
Die Funktionseinheiten "Verzweigungsvorhersage, Fetch und Decodierung" sind vor den Ausführungseinheiten eingebettet, die jeweils zwei Integerkerne versorgen.
Es kommt noch, wie bisher nicht bekannt war, je ein Integer-Scheduler pro Kern zum Einsatz, der 40 "Out-of-Order-Befehle" umsortieren kann.
Dieser Scheduler besitzt vier statt einer Pipeline. Die parallele Struktur in jedem Kern wird dabei beachtlich verbessert.
Zu dieser Erläuterung bringen die AMD-Entwickler eine neue Bezeichnung ins Spiel: "Chip-Multi-Threading" wird umgesetzt aus dem Prinzip des SMT (Simultaneous Multi Threading).
Damit will AMD erreichen, mehr Ausführungseinheiten auf die CPU zu packen als die Anzahl der Kerne zu erhöhen.
Laut AMD's und EETimes Aussagen zufolge soll die Rechenleistung 80-90% bisherigen Prozessor-Modell K10 erreichen.
Es wird aber weit weniger Leistung aufgenommen und die Die-Fläche beträgt nun knapp 31 mm².
Desktopprozessoren hören auf den Codename "Zambezi" und werden nach Roadmaps im Frühsommer 2011 erscheinen, die nach Angaben von AMD 4 bis 8 Kerne enthalten.
Anders dagegen bei der Nachfolge der Opteron-Familie: Mit dem Codename "Interlagos" werden auf einem Prozessor acht, zwölf, 16 und ab 2012 bis zu 20 Kernen (unter Codename "Terramar") zu finden sein.
Quelle: Klick und ab zu Golem
http://img511.imageshack.us/img511/4536/bull06.png
Wie AMD auf der ISSCC ankündigte, kombiniert das bereits im August 2010 präsentierte "Shared Frontend" beim Projekt: Bulldozer mehr Einheiten als zuvor angenommen.
Die Funktionseinheiten "Verzweigungsvorhersage, Fetch und Decodierung" sind vor den Ausführungseinheiten eingebettet, die jeweils zwei Integerkerne versorgen.
Es kommt noch, wie bisher nicht bekannt war, je ein Integer-Scheduler pro Kern zum Einsatz, der 40 "Out-of-Order-Befehle" umsortieren kann.
Dieser Scheduler besitzt vier statt einer Pipeline. Die parallele Struktur in jedem Kern wird dabei beachtlich verbessert.
Zu dieser Erläuterung bringen die AMD-Entwickler eine neue Bezeichnung ins Spiel: "Chip-Multi-Threading" wird umgesetzt aus dem Prinzip des SMT (Simultaneous Multi Threading).
Damit will AMD erreichen, mehr Ausführungseinheiten auf die CPU zu packen als die Anzahl der Kerne zu erhöhen.
Laut AMD's und EETimes Aussagen zufolge soll die Rechenleistung 80-90% bisherigen Prozessor-Modell K10 erreichen.
Es wird aber weit weniger Leistung aufgenommen und die Die-Fläche beträgt nun knapp 31 mm².
Desktopprozessoren hören auf den Codename "Zambezi" und werden nach Roadmaps im Frühsommer 2011 erscheinen, die nach Angaben von AMD 4 bis 8 Kerne enthalten.
Anders dagegen bei der Nachfolge der Opteron-Familie: Mit dem Codename "Interlagos" werden auf einem Prozessor acht, zwölf, 16 und ab 2012 bis zu 20 Kernen (unter Codename "Terramar") zu finden sein.
Quelle: Klick und ab zu Golem
http://img511.imageshack.us/img511/4536/bull06.png
Zuletzt bearbeitet:
