Ich habe gehört, die Wäremeabfuhr wird durch die extra Schicht SRAM behindert
Nicht wirklich. Klar macht das minimal was aus aber die Schicht ist so dünn, dass das hinsichtlich des Wärmeleitwiderstandes praktisch vernachlässigbar ist.
Es ist wirklich ein reines Tod-durch-Spannung Problem. Als der 5800X3D rauskam wunderten sich alle warum die Taktraten so niedrig sind und das Ding so zahm eingestellt und auch noch das OC gelockt ist. Manch Profiübertakter schaffte es dann doch, die Sperren zu umgehen und mehr Spannung/Takt freizuschalten nur um dann zu bemerken, dass der X3D keine 5 Sekunden überlebte bei sonst für Ryzen normalen Betriebsspannungen. Schon war klar warum diese CPUs so sanft betrieben werden.
Bevor die Frage kommt warum Intel das dann nicht auch macht:
Zunächst mal ist eine solche Technik nicht mal von jetzt auf gleich zu entwickeln, sprich ein Cachestacking wie AMD es hat würde bei Intel mal locker 3-5 Jahre brauchen bis sies auch können - und die Technik widerspricht erstens dem PacKagingansatz von Intel (Tiles, Foveros,..., also viele Stücke nebeneinenader schnell anbinden) und zweitens dem Architekturansatz von Intel (möglichst niedrige Latenzen halten - deswegen sind die min-frametimes so gut gegenüber Ryzen).
Intel könnte nur auf zwei Arten große L3 Caches verbauen, entweder in den Die integriert was aber viel zu teuer wäre weil die Diesize dann explodiert oder als Zusatzchip/Tile auf dem Package. Ein Zusatzchip wie bei Broadwell wäre heute zu langsam (Latenz), ein Cache-Tile wäre aber mittelfristig denkbar - den gibts im Profibereich schon lange (Ponte Veccio Foveros Rambo Cache Tile) nur sieht Intel offenbar den Einsatz im Consumer Desktop noch als zu teuer für die erzielbare Mehrleistung an.
Anders gesagt Intel könnte zig MB L3 einsetzen bei Arrowlake beispielsweise - sie wollten nur nicht.
.gif "sm_B-) :-)")
