Intel: Drei neue Packaging-Technologien vorgestellt

Das habe ich zugegebenerweise interpretiert
... aus der Aussage "...nach Jahren des Stillstands"

Natürlich bezieht sich der Stillstand eben auf den Punkt, der uns Endkunden mehr als deutlich ersichtlich ist. Und das sind eben die auf dem Markt befindlichen Produkte. Und das werden schon bald 5 Jahre lang, effektiv die selben sein. Kurz vorher war jede zweite neue Generation eine echte Neuentwicklung, sprich eine neue Architektur. Jetzt aber seit der 6000er Generation nur noch, wenn überhaupt, die guten alten "Ticks" und damit bald 5 Jahre kein einziger "Tock". Klar, offiziell haben sie das schon Ende 2016 "aufgegeben" aber das ist eben ein absoluter technischer Stillstand. Teilweise waren die Dinger, die jetzt als Optimization bezeichnet werden, einfach nur mehr Kerne beim Topmodell, die die komplett überlastete Produktion noch zusätzlich bremsen (8000er und 9000er).

Jetzt kommt wohl erstmals nach über 10 Jahren wieder eine wirklich spürbare IPC-Steigerung, im Gegensatz zu den sonst alljährlichen 5% mehr (aber eben nicht mehr seit Skylake, gleiche IPC dank gleicher Arch und nur stetig gesteigerte Taktraten) aber das haben sie, nach allen "offiziellen" Aussagen vor allem wegen dem sehr viel geringeren Taktpotential der Sunny Cove-Arch. Denn die Cannon Lake (eben der erste 10nm) erreichen kaum einmal stabile 4 GHz und nach verschiedenen Leaks, wird auch Ice Lake nicht wirklich mehr schaffen. Damit wird nur der aktuelle Vorsprung, den AMD dann technisch hat, mit der IPC-Erhöhung relativ knapp ausgeglichen aber dann wartet auch schon der nächste Zen mit seinerseits höherem Takt und ebenfalls wieder höherer IPC. Daher erwarte ich in naher Zukunft einen spannenderen Wettstreit beider Anbieter, als die gesamten letzten 15 Jahre.
 
Es geht da um die kosten. Intel hat massiven Fertigungsnachteil bei Multicorechips. Zusammenkleben ist eben billiger. Sollten sie das erfolgreich bewerkstelligen wie damals bei der Core 2 Quad Reihe, hätte ich nix dagegen. Das war eine der besten CPUs aller Zeiten.

Die Verbindungstechnik der Core 2 Quad war nur bedingt erfolgreich und hat in späteren Jahren ihre Nachteile offen gezeigt, sobald Spiele angefangen haben, systematisch mit vielen Threads zu arbeiten und Daten schnell zwischen diesen aufzuteilen. Auch Threadripper hat damit bekanntermaßen Probleme – Integration auf Package-Ebene spart zwar Platz, ist letztlich aber nicht viel leistungsfähiger als ein System mit mehreren Sockeln. EMIB als bezahlbarer Gegenpart zu Si-Interposern verspricht dagegen Chip-Chip-Interconnects die quasi genauso flott sind, wie on-Die-Verbindungen. Und das betrifft nicht nur die Datentransferrate, dank der hohen Signalqualität könnte es klappen, einfach die bislang chipinternen Verbindungen (z.B. Ringbus) auf einen Nachbarn zu erweitern.

Verdächtigerweise zeigen die Die Shots der kommenden mobile-Ice-Lakes übrigens keinen PCI-E-Controller mehr, obwohl Intel diesen klassischer Weise auch für die PCH-Anbindung bruacht, und auch keine unmarkierten Freiräume, die groß genug für diesen wären. Dafür hat der PCH seinerseits für die 15-W-Klasse deutlich überdimensionierte 16 Lanes...
 
Zurück