Das Marketing von Nv wird schon dafür sorgen, dass sich alle wohlfühlen. [...] Da werden einfach neue Zahlen und Begriffe erfunden um eine (technisch) direkte Vergleichbarkeit zu Vorgängermodellen zu verschleiern. Schon ist der Pöbel zufrieden, solange eine spekulative 4080 "nur" 700€ kostet, auch wenn diese, von technischer Seite betrachtet, eigentlich anders heißen müsste.
Aber das ist ja bei jedem Hersteller so.

Hier muss man als Konsument halt genau hinschauen und für sich bewerten was man haben will und wie viel man dafür bezahlen möchte. Bei Turing hat man halt die Einführung der Tensor und RT Cores in der ersten Gen im Consumer-Segment teuer bezahlt und nVidia konnte sich das auch leisten, weil AMD sich lieber mit Sony/Microsoft geeinigt hat und auf Nummer sicher ging und daher erst Ende 2020 mit entsprechender Technik aufwarten durfte, so zuminde bzgl. des Raytracings.
Einen entsprechenden kompetetiven Vorteil wird jede Firma versuchen in bare Münze umzuwandeln, selbstredend auch ein AMD, nur waren die noch nie in einer derart marktdominierenden Position und aktuell sind sie noch meilenweit davon entfernt, aber auch hier beobachtet man, wie ihre Produkte zunehmend teuerer werden, je weiter sie sich im Markt etablieren. Das ist ganz normales Geschäftsgebaren. Erst Konkurrenz und Vielfalt gebieten diesem Treiben Einhalt, wobei Vielfalt in einem Markt mit derart teuer zu entwickelnden und hochkomplexen Produkten natürlicherweise ein Problem ist.
Erstmal danke für den informationsreichen Post
Hast du schon Infos bzgl. der Preise bei TSMCs N4, N5 oder was auch immer gesehen, oder etwas zu den Yield Raten gehört? Ich meine nämlich, dass dies ein ganz entscheidender Faktor sein wird, AMD scheint ja ein Monstrum an Chip zu bauen, während Nvidia scheinbar das Ganze auf die gleiche Chipfläche wie vorher quetschen kann. Wundert mich schon extrem, dass NV hier die Chipfläche zum Vorgänger fast halten kann, ja man hat einen deutlich größeren Schritt bei der Fertigung als AMD, aber man haut ja auch ordentllich was an Cores raus, umgerechnet würde ich daher fast behaupten, dass N4 daher 50% kleinere Strukturen aufweisen müsste als Samsungs 8nm Prozess? Hälst du das für möglich? Ich nämlich eigentlich nicht.
Herstellungs/Entwicklungskosten? - Nein, nur dir üblichen Quellen, die mit guten Schätzungen arbeiten, da sowohl die Foundries als auch deren Kunden keinen konkreten Zahlen auf den Tisch legen.
Beispielsweise IBS schätzte die Entwicklungskosten in 2018 für ein komplexeres Design folgendermaßen ein, basierend auf ...
16 nm -> 106 Mio US$
10 nm -> 174 Mio US$
7 nm -> 298 Mio US$
5 nm -> 542 Mio. US$
Die 7 nm dürften zu der Zeit noch halbwegs gut abschätzbar gewesen sein, während 5nm da noch deutlich in der Zukunft lagen und für 3 nm schätzte man mit noch größerem Fehler bis zu 1 Mrd. US$. Der Großteil der Kosten beläuft sich hierbei auf Software und die Verification des Designs.
Für die Fertigung kann man auf die an vielen Stellen zitierten Abschätzungen zu TSMC zurückgreifen, so im Sep'20 von
RetiredEngineer:
16/12 nm -> 3980 US$/Wafer
10 nm -> 5990 US$/Wafer
7 nm -> 9350 US$/Wafer
5 nm -> 16990 US$/Wafer
3 nm -> noch mehr

Zu bedenken ist, dass das (irgendwelche) Mittelwerte sein werde und bspw. ein N4 absehbar noch ein wenig teuerer als bspw. ein N5P sein wird, da TSMC sich den fortschrittlicheren Node natürlich zusätzlich bezahlen lässt. Darüber hinaus wäre auch denkbar, dass die Preise zwischenzeitlich leicht asngezogen haben, da TSMC Ende 2020 die Preise anhob und, wenn ich mich recht erinnere, Mitte 2021 auch noch mal eine entsprechende, weitere Ankündigung über erneute Preisanhebungen durch TSMC die Runde machten. Um einen groben Eindruck zu bekommen, sollten die Zahlen aber ausreichen.
Zum Yield: Der soll bei TSMCs N5(P) sehr gut sein, was vielleicht auch einmal mehr erklären könnte, warum es nVidia in dieser Gen noch einmal mit einem "einfacheren", monolithischen Design angeht, zumal die mit ihrem um ein Vielfaches größerem Absatzmarkt es einfacher haben, die Yield-Problematik bei großen Chips besser zu verteilen. Beispielsweise nVidia verwendet den großen GA102 auf bis zu 10 unterschiedlichen Produkten, vier reine Consumer-Produkte (3080 [Ti] und 3090 [Ti]) und sechs weitere Produkte, die vormals unter dem Quadro- und Telsa-Brand vermarktet wurden (beide Brand-Namen hat nVidia mittlerweile aufgegeben).
Zur Fläche: Hier hat dir ja bereits OptimiertesSpielen ein paar Zahlen geliefert. Die Verwendung von 5 nm (bei nVidia möglicherweise gar dem N4 oder N4P als "4N" benannt) gehen als Full-Node-Sprung mit beträchtlichen Zugewinnen einher, die bei nVidia gar noch größer ausfallen als bei AMD, da die von Samsungs 8LPP herkommen, einer Weiterentwicklung von derem 10 nm-Prozess, knkret dem 10LPP. Und wenn sie es tatsächlich schaffen den AD102 in unter 700 mm2 zu realisieren, bleiben sie noch in einer eingermaßen beherrschbaren Größenordnung. Defekte können sie, wie oben skizziert besser als AMD verteilen und somit auch kostentechnisch im Rahmen halten.
Das Problem zur Abschätzung der absoluten Savings zum 8LPP ("8N") ist, dass man die Prozesse nicht unmittelbar vergleichen kann und bzgl. Lovelace hat man weder die Transistorzahl noch die genaue Chipgröße sondern bisher nur Spekulatius.
Vielelicht hilft dir aber für das was möglich ist folgende Zusammenstellung in der Tabelle in der Mitte:
www.anandtech.com
Zu den Angaben von TSMC ist jedoch zu beachten, dass die hier Zahlen zu belichteten Testchips als Basis verwenden, d. h. eine Mischung aus SRAM und Logik-Blöcken. Konkrete Designs können andere Zusammensetzungen haben und bspw. können Entwickler auch bewusst freie/ungenutzte Siliziumfläche in das Design einplanen, so wie es AMD mit Zen+ beim Wechsel auf den 12LP von GloFo machten, da es ihnen hier nicht um die Chipgröße sondern um mehr Performance und höheren Takt ging.
Zudem beachte man, dass die Logigkdichte von HighPerf/HighPower-Designs wie GPUs immer deutlich unter dem theoretischen Maximum eines Prozesses liegt. Beispielsweise TSMCs N7(P) kann mit der High Density Lib bis zu um die 100 MTr/mm2 realisieren. RDNA2 realisiert bspw. als Navi21 jedoch nur mit einer gemittelten Dichte von 51,6 MTr/mm2. (und das trotz des vergleichbar großen L3$/SRAM).
Samsung bspw. hat für den 8LPP (die Basis von nVidia's "8N") den 10LPP um eine Ultra High Density Cell Lib erweitert, mit der bestenfalls bis zu 61 MTr/mm2 realisiert werden können sollen (die HD Lib des 10LPP kam auf bis zu 52 MTr/mm2). nVidia realisierte den GA102 mit im Mittel 45,1 MTr/mm2, also einer relativ gesehen deutlich höheren Dichte als AMD in RDNA2 in Bezug zum Prozesslimit, was auch mit eine Erklärung sein kann, warum Amepre auf einen niedrigeren Takt als RDNA2 ausgelegt ist. Hier war es nVidia anscheinend wichtiger mehr Funktionseinheiten unterzubringen.
AMD wird mit dem MCM-Ansatz bei den großen RDNA3-Chips natürlich mehr Fläche zugunsten eines höheren Taktes opfern können, da die Chipslets dennoch deutlich kleiner bleiben als nVidias großer, monolithischer Chip.
Man darf auf jeden Fall gespannt sein, wie das Rennen Ende 2022 bis im 1HJ23 ausgehen wird, wobei man hier für eine sinnvolle Betrachtung und Bewertung jedoch die unterschiedlichen Marktsegmente getrennt betrachten muss.
Nicht minder interessant wird Intel sein, die sich zwar erst mit Celestial (2024) vollends auf Augenhöhe sehen aber bereits in 2023 mit Battlemage könnte man dennoch einigermaßen konkurrenzfähige Produkte erwarten und ein nicht ganz technisch konkurrenzfägies Portfolio wird sich zwangsweise mit guten Preisen darbieten müssen.
Intel hat in 2023 TSMCs N3 in der Produktion. Man darf gespannt sein, ob der nur für die i/tGPU von MTL zum Einsatz kommt (und ggf. noch den Ponte Vecchio-Nachfolger in 2HJ23) oder möglicherweise auch für ausgewählte Battlemage-Chips genutzt werden wird. Damit könnten sie architektonische Defizite noch sehr gut ausgleichen, da es sich um einen Full-Node-Vorsprung ggü. der Konkurrenz handeln würde.
Letzten Endes könnten Kosten aber auch dazu führen, das die diskreten Battlemage-HPG-Chips vielleich eher in einem der vielen 5 nm-Nodes gefertigt werden wird, auf die Intel ebenso Zugriff haben wird.
Mit den diversen, neuen Packaging-Technologien, die schrittweise Einzug halten, verändert und entwickelt sich in den nächsten Monaten extrem viel in der Branche.