Einige Anmerkungen:
Korrekt EUV ist kein Node, sondern genaugenommen lediglich ein Bereich im elektromagnetischen Spektrum, das zur "Belichtung" verwendet wird. Klassische Immersionslithographie verwendet(e) hier zuletzt typischerweise 193 nm, mit EUV hat man sich dagegen nun bei ASML als derzeitig einzigem Gerätehersteller auf die Verwednung von 13,5 nm festgelegt (in den 90ern sprach man hier mit Blick auf eine mögliche Anwendung in der Lithographie noch von Soft X-Rays).
Ein Node ist bspw. TSMCs 16 nm-Prozess mitsamt seiner Unterprozesse. Bei bspw. etwas wie dem 16FFC oder 12FFC (den nVidia als 12FFN verwendet) handelt es sich lediglich um sogenannte Half-Node-Sprünge in der Fertigung, da diese Weiterentwicklungen alle noch auf dem 16 nm-Prozess basieren. Der 16FFC ist TSMCs dritte 16 nm-Prozessvariante und der 12FFC ist TSMCs vierte 16 nm-Variante.
In der gleichen Art stellen TSMCs 7 nm-Prozesse mehr order weniger einen Node dar, auch wenn ihre Design Rules zum Teil unterschiedlich sind. Der N7P ist lediglich eine Optimierung des N7, die etwas bessere Effizienz und/oder Performance bieten kann, mit dem N7+ mit vier EUV-Schichten (der Rest nutzt weiterhin DUV) ist dagegen auch eine etwas höhere Logikdichte möglich. Ein Wechsel auf den N7+ oder den ab etwa Jahresende verfügbaren N6 stellt jedoch nur einen Half-Node-Sprung dar. Der nächste sogenannte Full-Node ist TSMCs N5 (5 nm), den man vor einigen Wochen in die HVM überführt hat und den Apple für den A14 nutzt, den aber beispielsweise AMD erst in 2021 nutzen wird, ggf. gar bereits in der optimierten Variante N5P, die ab Anfang 2021 zur Verfügung stehen soll.
EUV und Absorbtionsrate: Diese ist tatsächlich ein Problem, denn bereits einzelne Luftmoleküle absorbieten EUV-Strahlung so sehr, dass die Belichtung mit EUV nun im Vakuum stattzufinden hat.
Konkret sagte TSMC auf der IEDM, dass der N5 über 10 Schichten mittels EUV belichten kann (der N7+ verwendet nur 4, der N6 wird 5 EUV-Schichten verwenden). Es wäre gar denkbar, dass bereits mit diesem Node komplett mit EUV gearbeitet werden kann (etwa um die 14 Schichten insgesamt), jedoch ist das nicht zwingend zurückzuschließen, denn aus Kosten/Fertigungs/Effizienzgründen könnten durchaus einige Teilschichten weiterhin mittels DUV belichtet werden. Hier wird man konkrete Produkte abwarten müssen.
Ein wesentlicher Vorteil des N5 mit umfangreicher EUV-Nutzung (neben der umfangreichen Verringerung des bisher benötigten Multipatterings) wird sein, dass sich erstmals die Anzahl der benötigten Belichtungsmasken nicht weiter erhöht oder sogar leicht verringern wird im Vergleich zum vorausgegangenen Node.
Die Verhandlungen von nVidia mit Samsung sind durchaus unter marktstrategischen Gesichtspunkten zu betrachten. Aktuell kennt man weiterhin keine weiteren Details bzgl. möglicher Fertigungen aktueller Ampere-Produkte. Aktuell weiß man nur gesichert, dass der GA100 in TSMCs N7 gefertigt wird.
Bereits in der Vergangenheit nutzte nVidia jedoch schon Samsung, so bspw. bei Pascal, der zum Ende hin auch in Samsungs 14LPP gefertigt wurde, jedoch in vergleichsweise kleinen Stückzahlen, so konkret der GP107.
Hier wird man abwarten müssen, ob das dieses Jahr nur reines Verhandlungskalkül war und bestenfalls ein kleiner Chip dort gefertigt werden wird oder ob Samsung diesmal durchaus einen etwas größeren Share abbekommt. Fertigungstechnisch stehen sie gut da; deren 7LPP (mit EUV) ist seit 2Q19 produktiv und alternativ stünde auch noch der 8LPP zur Auswahl, der jedoch effektiv ein 10 nm-Abkömmling ist, für kleinere Produkte wie einen GTX 3050 aber ausreichend sein dürften. Man wird sehen.
@GraceHopper: N7(P) und der N7+ sind insofern unterschiedlich, als das sie abweichende/inkompatible Design Rules verwenden. Die erstgenannten arbeiten vollständig mit klassischer Immersionslithographie und umfangreichem Multipattering während der N7+ in kleinem Umfang auch EUV verwendet. Es sind jedoch beides 7 nm-Prozesse, konkret sind der N7P und N7+ 2nd-Gen-7nm-Prozesse. Die Zugewinne des N7+ sind insgesamt jedoch recht überschaubar im Vergleich zum N7P, da hier lediglich nur vier Schichten mittels EUV belichtet werden. Entsprechend äußerte sich M.Papermaster auch schon auf dem letzten Next Horizon-Event bzgl. dem Prozess recht zurückhaltend und AMDs Sichtweise scheint sich zwischenzeitlich nicht verändert zu haben, wenn man sich deren letzte Klarstellung zu ihren vielfach ausgewiesenen "7nm+" vor Augen hält.
@seahawk: Die Aussage ist per se überflüssig, da derartige Problematiken Gerüchten per Definition innewohnen (
andernfalls wären es keine Gerüchte) und zudem wird man, wenn man sich eine größere Zahl an Gerüchten ansieht, auch zweifelsfrei etliche (Zufalls)Treffer finden, die korrekten Vorhersagen entsprachen.
@Khabarak: Bezüglich des GA100 würde ich selbst behaupten, dass der November 2019 für den tatsächlichen Tapeout eher unwahrscheinlich und viel zu spät für dieses Produkt erscheint (bspw. beim GP100 lag der Zeitraum bei 11 - 12 Monaten).
Darüber hinaus erklärte J.Huang, dass die DGX A100 ab sofort verfügbar ist und bspw. schon ausgeliefert wird. Das Argonne National Laboratory gehörte mit zu einem der ersten Institute und auch etliche deutsche Rechenzentren haben die Plattform bestellt. Bezogen auf den November als Tapeout-Zeitpunkt dürfte seahawk (zufälligerweise) recht haben.
