Dreidimensionale Chips: TSMC schneller auf dem Markt als Intel?

[ruyven_macaran]

Ruyven, die Innovation ist halt, dass das Wasser in direkten Kontakt mit dem Wasser kommt,

und die Strömungsgeschwindigkeit am Material durch die Mikrokanäle halt besonders hoch wird.

Aber was unterscheidet IBMs Mikrokanäle mit besonders hoher Strömungsgeschwindigkeit von Zerns Mikrokanälen mit besonders hoher Strömungsgeschwindigkeit oder Watercools Strömungskanälen mit besonders hoher Strömungsgeschwindigkeit?

Und wo hast du denn Platzprobleme? Das Ding ist von der Größe her ein stink normaler Wasserkühler. Sprich passt ohne Probleme in ne 1U Kiste rein.

Von Platzproblemen habe ich bei den ins Silizium integrierten Kanälen gesprochen.
Und warum eine Vielzahl doch recht grober Kanäle (alzu klein kannst du sie nicht machen, die Gesetze der Hydrodynamik sind nicht miniaturisierbar) auf einem winzigen DIE ein Platzprobelm darstellen, sollte wohl klar sein. Der alte Ansatz mit Mikrostrukturen AUF dem DIE, über die Wasser fließt, war noch machbar. Aber die gleichen Strukturen geschlossen zwischen gestapelten DIEs unterzubringen, klingt für mich nicht praktikabel (und, wie gesagt, aus Gründen DIE-Fläche und aus Gründen der Gesamtmaße in einer Umgebung, die schon Chips stapelt, nicht machbar)

Ich hab zumindest noch keine WaKü gesehen, die mit 50°C Wasser problemlos den Chip kühl hält. Du hast da ja nicht mal mehr 10°C Tempdif. Kann ja mal einer ausprobieren, bis wieviel °C er die CPU unter 60°C gekühlt bekommt. Wäre schon interessant

Zu z.B. 69 °C Tcase max habe ich nicht "nicht mal mehr 10 °C" Tempdif., sondern recht komfortable 19 K. Mangels zur Tcase Messung präparierter CPU kann ich (und jeder andere hier) aber schlecht einen präzisen Test machen. Laut den internen Sensoren habe ich bei rund 40 °C Wassertemperatur noch 46 Grad Abstand bis zur Throttelinggrenze. Da sollten 50 °C überhaupt kein Problem sein (ist ja auch ne eher kleine Heizleistung bei nem 45 nm Dualcore), aber ich wüsste ja nichtmal, wie ich solche Wassertemperaturen ohne viel Aufwand über längere Zeit halten sollte.

Und die Unterseite nimmt man nicht, da man ansonsten auch durchkontaktieren müsste UND verdammt viel Material auftragen, um den Chip vor dem Kühler zu schützen. So sitzen ja die eigentlichen Strukturen auf der anderen Seite.

Es gibt nun wirklich mehr als genug Chips, bei denen der Kühler so oder so keinen Kontakt zum DIE hat und es gibt auch recht viele, deren Kontaktzahl eigentlich noch über die Kanten abgedeckt werden sollte (Flash, DRAM), oder?
So oder so erscheint es mir nicht schwieriger, einen Chip von beiden Seiten zu schützen, als einen zweiten Chip draufzupacken und TSV braucht man in beiden Fällen oder eben nicht. Aber man spart sich die Hälfte des Siliziums, wenn man beide Seiten nutzt und wenn man es schlau anstellt, kann man ggf. die Kontaktierung erleichtern, da die TSV-Punkte nicht mehr nachträglich mit einem zweiten DIE verbunden werden müssen und somit viel präziser genutzt werden können.