News Doppelte Dichte: TSMC fertigt CFETs mit über 90 Prozent Yield

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu Doppelte Dichte: TSMC fertigt CFETs mit über 90 Prozent Yield

Auf der IEDM 2023 hat TSMC einen CFET-Prozess vorgestellt, der für seinen frühen Entwicklungsstand bereits gute Yield-Raten liefert. Möglich ist das durch Isolationsschichten.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Doppelte Dichte: TSMC fertigt CFETs mit über 90 Prozent Yield
 
Meine Gedanken: Ich sehe abseits der höchstwahrscheinlich sehr hohen Fertigungsschwierigkeiten auf den ersten Blick prinzipiell einen riesigen Vorteil und einen riesigen Nachteil dieser Bauweise:

Vorteil:
Durch die Packungsdichte (auch übereinander) hat man sehr kurze Signallaufwege -> höherer Takt möglich, bei dem der ganze Chip noch synchron arbeiten kann.

Nachteil:
Der gleiche wie bei AMDs X3D-CPUs mit dem Cache-Die überm CPU-Die auch. Durch die hohe Paktungsdichte (und dann auch noch Transistorlagen übereinander) habe ich Hotspots mit Wärmeabfuhrproblemen ohne Ende, was den Takt wieder limitieren dürfte.

Eigentlich hat diese Technologie nur eine Daseinsberechtigung in Bereichen, wo very low Voltage aka very low EnergyConsumtion und auch low Space gefragt ist -> IoT, Smartphones, Laptops, etc.. Im Desktop bei Standard-CPUs/GPUs/APUs sehe ich sie eher nicht.
Muß man gucken, wie sich Vor- und Nachteile aufwiegen und wie sie vielleicht das Wärmeproblem in den Griff kriegen, wenn man soweit ist.
 
Also so langsam steigt die packdichte echt gut an. Das gute ist je mehr Transistoren desto höher kann die CPU getaktet werden aber desto mehr Hitze entsteht dabei. Es sei denn die machen das so optimal das es dann wieder passt. So mehr als 6 GHz allcore da hätte ich echt nix dagegen zu den extra ipc Steigerung. Da kommt die Freude auf in der Zukunft bei der CPU. Ist ohnehin interessanter als bei gpu kann man sagen. Die gpu ist einfach nicht flexible genug.
 
Meine Gedanken: Ich sehe abseits der höchstwahrscheinlich sehr hohen Fertigungsschwierigkeiten auf den ersten Blick prinzipiell einen riesigen Vorteil und einen riesigen Nachteil dieser Bauweise:

Vorteil:
Durch die Packungsdichte (auch übereinander) hat man sehr kurze Signallaufwege -> höherer Takt möglich, bei dem der ganze Chip noch synchron arbeiten kann.

Nachteil:
Der gleiche wie bei AMDs X3D-CPUs mit dem Cache-Die überm CPU-Die auch. Durch die hohe Paktungsdichte (und dann auch noch Transistorlagen übereinander) habe ich Hotspots mit Wärmeabfuhrproblemen ohne Ende, was den Takt wieder limitieren dürfte.

Eigentlich hat diese Technologie nur eine Daseinsberechtigung in Bereichen, wo very low Voltage aka very low EnergyConsumtion und auch low Space gefragt ist -> IoT, Smartphones, Laptops, etc.. Im Desktop bei Standard-CPUs/GPUs/APUs sehe ich sie eher nicht.
Muß man gucken, wie sich Vor- und Nachteile aufwiegen und wie sie vielleicht das Wärmeproblem in den Griff kriegen, wenn man soweit ist.

Bei 3D-Stacking ala VCache hast du nicht nur Transistor- sondern auch Chiplagen übereinander einschließlich Wärmeübergang dazwischen. Das ist hinsichtlich der Isolierung um Größenordnungen problematischer als Nanosheets oder CFET. (Letzteres ist energetisch ja nichts weiter als besonders viele, unterschiedlich dotierte Nanosheets übereinander/auf beiden Waferseiten.) Aber das generelle Problem, dass eine höhere Transistordichte auch eine höhere Wärmedichte mit sich bringt, skaliert natürlich auch mit dieser neuen Technik weiter.
 
Ok das ist ja mist,dann wird irgendwann Luftkühlung nicht mehr ausreichen ,es sei denn man verzichtet auf ein paar Taktraten und senkt diese dann nach unten.Anderst wird es wohl nicht mehr gehen.So dämpft man die Erwartungen nach oben kann man sagen.Finde ich schade.
 
Zurück