AMD Ryzen Threadripper 2990X: Auswirkungen des Quad-Channel-Speicher-Interfaces getestet

Zum Gamen hätte ich lieber einen schönen 8 Coree mit 50% mehr IPC wie aktuell.
Dieses Core Wettrennen musste ja kommen aber was tun mit den Cores ?
Für Videoediting (woraus ich stamme) eine tolle sache aber alltag und Gaming, wie gesagt lieber 8 Cores mit satter IPC.
 
Wünschen kann man sich viel, aber 50% IPC wird wohl nie erreichbar sein.
Instruction Level Paralellism ist schon oder weniger ausgereizt, Zugewinne sind am ehesten wohl noch durch spekulative Ausführung drinnen, da dürfte Intel relativ viel rausholen im Vergleich, was allerdings auch nicht frei von Nebenwirkungen ist, wie sich gezeigt hat. Ich schätze mal im Vergleich zu den schnellsten Cores heute (Skylake-Typ @5,3 GHz) sind vielleicht 10 bis maximal 20% noch drin.

Die wirklich nennenswerten Zugewinne werden nur mehr durch Parallelisierung erzielt werden. Die Softwareentwickler werden sich daran anpassen müssen, wenn sie zusätzliche Ressourcen verwenden wollen. Insofern ist AMD hier genau auf dem richtigen Weg!
 
War auch reichlich enttäuscht davon nachdem Patrick es davor tagelang geteasert hat. Und dann sowas halbärschiges das alle interessanten Fragestellungen elegant umgeht.

Tja, ist halt kein Wunschkonzert so ein Test. Aber sowas hätte er sich schenken können. Das ist doch nur Zeitverschwendung.
 
Instruction Level Paralellism ist schon oder weniger ausgereizt, Zugewinne sind am ehesten wohl noch durch spekulative Ausführung drinnen, da dürfte Intel relativ viel rausholen im Vergleich, was allerdings auch nicht frei von Nebenwirkungen ist, wie sich gezeigt hat. Ich schätze mal im Vergleich zu den schnellsten Cores heute (Skylake-Typ @5,3 GHz) sind vielleicht 10 bis maximal 20% noch drin.

Die wirklich nennenswerten Zugewinne werden nur mehr durch Parallelisierung erzielt werden.

Spekulative Execution ist ein Teilaspekt des ILP. Ich glaube, dass da noch mehr rauszuholen ist als max. 20% und zwar durch KI gestützte Dynamisierung: dynamische Predection, dynamisches Block-Sizing, dynamische Buffer usw.

Oder es schlägt irgendwann die Stunde der JIT-Compiler. Aber die kennen a priori auch nicht alle Code Branches. Wer weiß, was noch kommt...

Edit: Was ich ja glaube: als nächste (große) Revolution kommen die Graphen Transistoren mit einer hybriden Architektur, Von-Neumann-Architektur + hardwarebasiertes neuronales Netz
 
Zuletzt bearbeitet von einem Moderator:
Zurück