AMD Radeon RX Vega 64 und RX Vega 56 Overclocking/Undervolting-Thread

Bin mal der Anleitung gefolgt (3DCenter Forum - Vega - Undervolting) und habe dabei folgendes Problem:

Per Afterburner ist die Karte bei 1750/1100MHz bei 1.106-1.125V stabil und boostet mit ~1730MHz (Vor Adrenalin liefen dauerhaft 1.092-1.106V). Per Registry schmiert mir die Karte nach 2 Minuten in BF1 ab, säuft statt ~230-250W 275W und taktet mit 1754-1762MHz. Hat jemand ne Idee wieso?

@bloddy Niemand weiß so recht was dee Sensor misst und ob er überhaupt einen realen wert misst.. Wie taktet sie karte denn unter last und wie viel mv liegen an?
 
Hab mal nen Screen von 5 Minuten Witcher 3 gemacht. Irgendwas stimmt da nicht.
 

Anhänge

  • Witcher3.gif
    Witcher3.gif
    24,4 KB · Aufrufe: 225
Mir scheinen die Temperaturen bei dir generell etwas zu hoch, zumindest im vergleich zu einem EK Water Blocks Kühler.
Ist der Hotspot zu hoch, hatt es oft an einem zu geringem Anpressdruck gelegen, könnte aber auch ein WLP Problem sein.
Kannst du die WasserTemp auslesen?

Nach meinem Kenntnisstand ist der "Hotspot" nicht "verortet" und meint immer den heißesten Sensor. Ursprünglich gedacht um die Temperatur zu senken mit einer art Bypass-Methode.
 
BloodySuicide schrieb:
hey Leute
Ich hab das so nen kleines Problem und ich hoffe ihr könnt mir da helfen.
Meine Vega 64 und mein Ryzen 1600 haben heute eine Eisbaer/Eiswolf Kombi von Alphacool bekommen. Die teilen sich jetzt einen 280er Radi. GPU und HBM bleiben im Balance Mode auf richtig guten 50C. Der Hotspot macht mir allerdings echt sorgen. Der erreicht schnell über 100C. Woran kann das liegen? Druck ungleichmäßig? Müsste dann nicht einer der anderen Werte auch so ausrasten?
Zum Vergrößern anklicken....

280er radi ist nicht groß für CPU und GPU, was hast du für eine WLP genommen?
 
dbekan96 schrieb:
Bin mal der Anleitung gefolgt (3DCenter Forum - Vega - Undervolting) und habe dabei folgendes Problem:

Per Afterburner ist die Karte bei 1750/1100MHz bei 1.106-1.125V stabil und boostet mit ~1730MHz (Vor Adrenalin liefen dauerhaft 1.092-1.106V). Per Registry schmiert mir die Karte nach 2 Minuten in BF1 ab, säuft statt ~230-250W 275W und taktet mit 1754-1762MHz. Hat jemand ne Idee wieso?

@bloddy Niemand weiß so recht was dee Sensor misst und ob er überhaupt einen realen wert misst.. Wie taktet sie karte denn unter last und wie viel mv liegen an?
Zum Vergrößern anklicken....

Instabiler OC, hatte ich auch bei bf1, 10 MHz weniger und dann geht es wieder
 
hugo-03 schrieb:
280er radi ist nicht groß für CPU und GPU, was hast du für eine WLP genommen?
Zum Vergrößern anklicken....

Da kommt noch eine 280er dazu und meine neuen und besseren Lüfter liegen leider noch bei Caseking rum. WLP ist ne Kryonaut

Ich schau mir die Karte heute vielleicht mal an, wenn ich Zeit hab. Mich nervt nur, dass Caseking den Versand verhauen hat. Da sind neue Pads dabei
 
Zuletzt bearbeitet:
280er Radi langt. Hab ich auch nur für meine 56 und den 1600.

Aber fast 105 Grad im HotSpot ist übel. Da scheint wirklich was in der Montage schief zu liegen.
Wundern mich die 1200 MHz eigentlich nicht - Thermal Throttling. Man erkennt im Graphen ja ziemlich deutlich, wie dramatisch die Temperatur fällt, wenn der Takt runter geht.

Eventuell reicht es, die Schrauben bisschen anzuziehen. Wenn nicht, mal abmontieren und gucken ob irgendwas den Kontakt zum Chip blockiert.
 
hellm schrieb:
Das ist dann der "Uncore"? System on Chip.. ich weiß leider nicht genau was dahinter steckt, aber über die Beziehung zum HBM Speichertakt weiß ich doch ein paar Dinge. Mit hwinfo kann man die SoC Taktrate übrigens auslesen.

Die SoC Taktrate muss immer höher als die HBM Taktrate liegen, sonst haut das irgendwie nicht hin. Und diese ist in SoC State 07 (also 0-7, 8 states wie die P-States im Wattman) 1107MHz. SoC State 04 nur 900MHz, SoC 05 sind es 960MHz.
Ich kann leider nix testen, aber mit meinem regfile alleine sollten doch Taktraten deutlich über 1100MHz möglich sein. Desweiteren ist diese Stabilitätssache auch nicht genauer untersucht. beim LC-Bios ist der letzte Mem-State (0-3, also 4 stück) gar nur mit SoC 02 verknüpft; Sonst gibt es keine anderen Strukturen diesbezüglich im BIOS, also das betrifft echt nur die Power Play Table. Und die können wir ja in der Registry überschreiben.

Also meine Empfehlung für max OC wäre das LC Bios mit 64er SoftPowerPlay, und das mit mindestens SoC 05 in Mem 03, wie es auch die Customs haben. Oder eben mein reg-file, da habe ich gleich SoC 07 verlinkt, also das Maximum, und dort die Taktrate auch auf 1199MHz gesetzt. Das sollte der Treiber auch bei manuellem OC erledigen.. wenn aber hier manche berichten kaum über 1GHz HBM zu kommen, sind die 1100MHz natürlich zu hoch angesetzt; Oder das ist n Kühlproblem, hat ja nicht jeder nen Full-Block.

Ich bin weiterhin kein Vega Besitzer, aber die Power Play kann ich etwas lesen. Also kann ich Tipps geben, obs dann sinnvoll ist, weiß ich leider nicht, kann ich nicht versprechen.
Zum Vergrößern anklicken....

Kannst du bitte noch mal den Bereich auf Screenshot zeigen wo der Wert eingestellt wird (Wie auf Seite 2.), ich bin auf dem Weg nach Hause und werde vielleicht morgen testen
 
hugo-03 schrieb:
Kannst du bitte noch mal den Bereich auf Screenshot zeigen wo der Wert eingestellt wird (Wie auf Seite 2.), ich bin auf dem Weg nach Hause und werde vielleicht morgen testen
Zum Vergrößern anklicken....

Ja, bisher hatte ich nicht die Zeit gefunden. werd ich noch schaffen, aber heute evtl nicht mehr.

Edit:
hab echt wenig Zeit. Aber ich denke ich kann dir trotzdem genug Infos geben. Einfach nach den Bytes suchen, oder die reg-files vergleichen. So findest du schnell die Tables.

1. State Array Table -> ucSocClockIndexHigh auf 07 im 2. Eintrag
Code: 
typedef struct _ATOM_Vega10_State_Array {
02      UCHAR ucRevId;
02      UCHAR ucNumEntries;                                         /* Number of entries. */
        ATOM_Vega10_State states[1];                             /* Dynamically allocate entries. */
} ATOM_Vega10_State_Array;

typedef struct _ATOM_Vega10_State {
00              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
00              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
00              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
08 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

typedef struct _ATOM_Vega10_State {
05              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
07              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
03              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
05 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

2. SoC DPM 07 von 1107MHz auf 1199MHz angehoben
Code: 
typedef struct _ATOM_Vega10_SOCCLK_Dependency_Table {
00    UCHAR ucRevId;
08    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_CLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_SOCCLK_Dependency_Table;

typedef struct _ATOM_Vega10_CLK_Dependency_Record {
60 EA 00 00 (600MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
00                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
40 19 01 00 (720MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
01                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
80 38 01 00  (800MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
02                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
DC 4A 01 00  (847MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
03                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 5F 01 00  (900MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
04                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
00 77 01 00 (960MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
05                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 91 01 00 (1028MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
06                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
6C B0 01 00 (1107MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
07                      UCHAR  ucVddInd;                                            /* Base voltage */
} ATOM_Vega10_CLK_Dependency_Record;

3. MCLK DPM 3 (0-3) auf 1100MHz, aber verknüpft mit SOC DPM 07.
Code: 
typedef struct _ATOM_Vega10_MCLK_Dependency_Table {
01    UCHAR ucRevId;
04    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_MCLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_MCLK_Dependency_Table;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
3C 41 00 00 (167MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
50 C3 00 00 (500MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
80 38 01 00 (800MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
02                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
24 71 01 00 (945MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
04                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;
 
Zuletzt bearbeitet:
hellm schrieb:
Ja, bisher hatte ich nicht die Zeit gefunden. werd ich noch schaffen, aber heute evtl nicht mehr.

Edit:
hab echt wenig Zeit. Aber ich denke ich kann dir trotzdem genug Infos geben. Einfach nach den Bytes suchen, oder die reg-files vergleichen. So findest du schnell die Tables.

1. State Array Table -> ucSocClockIndexHigh auf 07 im 2. Eintrag
Code: 
typedef struct _ATOM_Vega10_State_Array {
02      UCHAR ucRevId;
02      UCHAR ucNumEntries;                                         /* Number of entries. */
        ATOM_Vega10_State states[1];                             /* Dynamically allocate entries. */
} ATOM_Vega10_State_Array;

typedef struct _ATOM_Vega10_State {
00              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
00              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
00              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
08 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

typedef struct _ATOM_Vega10_State {
05              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
07              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
03              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
05 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

2. SoC DPM 07 von 1107MHz auf 1199MHz angehoben
Code: 
typedef struct _ATOM_Vega10_SOCCLK_Dependency_Table {
00    UCHAR ucRevId;
08    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_CLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_SOCCLK_Dependency_Table;

typedef struct _ATOM_Vega10_CLK_Dependency_Record {
60 EA 00 00 (600MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
00                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
40 19 01 00 (720MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
01                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
80 38 01 00  (800MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
02                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
DC 4A 01 00  (847MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
03                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 5F 01 00  (900MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
04                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
00 77 01 00 (960MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
05                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 91 01 00 (1028MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
06                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
6C B0 01 00 (1107MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
07                      UCHAR  ucVddInd;                                            /* Base voltage */
} ATOM_Vega10_CLK_Dependency_Record;

3. MCLK DPM 3 (0-3) auf 1100MHz, aber verknüpft mit SOC DPM 07.
Code: 
typedef struct _ATOM_Vega10_MCLK_Dependency_Table {
01    UCHAR ucRevId;
04    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_MCLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_MCLK_Dependency_Table;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
3C 41 00 00 (167MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
50 C3 00 00 (500MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
80 38 01 00 (800MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
02                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
24 71 01 00 (945MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
04                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;
Zum Vergrößern anklicken....
ich habe mal meine Reg-datei die bisher lief umgeschrieben (andres sollte nur das PT bei 100% sein) und die zu ändern mal rot markiert mit der Zeilennummer von NotePad ++
die Werte sind noch im Ur-Zustand

info 1: im 3. Bild die der Wert 4 ist die soc dpm state die auf 7 geändert wird, das vorher ist der Takt
info 2: ich habe zuerst vergessen das die MHz mit zusätzlichen 00 geschrieben werden also 1107 = 110700 und das ganze wird von rechts nach links gelesen siehe dazu noch mal Hellm post auf seite 2
http://extreme.pcgameshardware.de/o...ocking-undervolting-thread-2.html#post9017138

ich werde vielleicht heute abend das mal mit 3d mark testen ob etwas sich ändert, vielleicht mal gucken wie der OC sich verändert
 

Anhänge

  • 1 State Array Table ucSocClockIndexHigh auf 07 im 2 Eintrag.PNG
    1 State Array Table ucSocClockIndexHigh auf 07 im 2 Eintrag.PNG
    30,2 KB · Aufrufe: 61
  • 2 SoC DPM 07 von 1107MHz auf 1199MHz angehoben.PNG
    2 SoC DPM 07 von 1107MHz auf 1199MHz angehoben.PNG
    25,1 KB · Aufrufe: 37
  • 3 MCLK DPM 3 (0-3) auf 1100MHz, aber verknüpft mit SOC DPM 07.PNG
    3 MCLK DPM 3 (0-3) auf 1100MHz, aber verknüpft mit SOC DPM 07.PNG
    46,7 KB · Aufrufe: 59
Zuletzt bearbeitet:
hellm schrieb:
Ja, bisher hatte ich nicht die Zeit gefunden. werd ich noch schaffen, aber heute evtl nicht mehr.

Edit:
hab echt wenig Zeit. Aber ich denke ich kann dir trotzdem genug Infos geben. Einfach nach den Bytes suchen, oder die reg-files vergleichen. So findest du schnell die Tables.

1. State Array Table -> ucSocClockIndexHigh auf 07 im 2. Eintrag
Code: 
typedef struct _ATOM_Vega10_State_Array {
02      UCHAR ucRevId;
02      UCHAR ucNumEntries;                                         /* Number of entries. */
        ATOM_Vega10_State states[1];                             /* Dynamically allocate entries. */
} ATOM_Vega10_State_Array;

typedef struct _ATOM_Vega10_State {
00              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
00              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
00              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
08 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

typedef struct _ATOM_Vega10_State {
05              UCHAR  ucSocClockIndexHigh;
00              UCHAR  ucSocClockIndexLow;
07              UCHAR  ucGfxClockIndexHigh;
00              UCHAR  ucGfxClockIndexLow;
03              UCHAR  ucMemClockIndexHigh;
00              UCHAR  ucMemClockIndexLow;
05 00           USHORT usClassification;
00 00 00 00     ULONG  ulCapsAndSettings;
00 00           USHORT usClassification2;
} ATOM_Vega10_State;

2. SoC DPM 07 von 1107MHz auf 1199MHz angehoben
Code: 
typedef struct _ATOM_Vega10_SOCCLK_Dependency_Table {
00    UCHAR ucRevId;
08    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_CLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_SOCCLK_Dependency_Table;

typedef struct _ATOM_Vega10_CLK_Dependency_Record {
60 EA 00 00 (600MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
00                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
40 19 01 00 (720MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
01                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
80 38 01 00  (800MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
02                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
DC 4A 01 00  (847MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
03                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 5F 01 00  (900MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
04                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
00 77 01 00 (960MHz)    ULONG  ulClk;                                               /* Frequency of Clock */
05                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
90 91 01 00 (1028MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
06                      UCHAR  ucVddInd;                                            /* Base voltage */

} ATOM_Vega10_CLK_Dependency_Record;
typedef struct _ATOM_Vega10_CLK_Dependency_Record {
6C B0 01 00 (1107MHz)   ULONG  ulClk;                                               /* Frequency of Clock */
07                      UCHAR  ucVddInd;                                            /* Base voltage */
} ATOM_Vega10_CLK_Dependency_Record;

3. MCLK DPM 3 (0-3) auf 1100MHz, aber verknüpft mit SOC DPM 07.
Code: 
typedef struct _ATOM_Vega10_MCLK_Dependency_Table {
01    UCHAR ucRevId;
04    UCHAR ucNumEntries;                                         /* Number of entries. */
    ATOM_Vega10_MCLK_Dependency_Record entries[1];            /* Dynamically allocate entries. */
} ATOM_Vega10_MCLK_Dependency_Table;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
3C 41 00 00 (167MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
50 C3 00 00 (500MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
00                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
80 38 01 00 (800MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
02                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;

typedef struct _ATOM_Vega10_MCLK_Dependency_Record {
24 71 01 00 (945MHz)    ULONG  ulMemClk;                                            /* Clock Frequency */
04                      UCHAR  ucVddInd;                                            /* SOC_VDD index */
00                      UCHAR  ucVddMemInd;                                         /* MEM_VDD - only non zero for MCLK record */
00                      UCHAR  ucVddciInd;                                          /* VDDCI   = only non zero for MCLK record */
} ATOM_Vega10_MCLK_Dependency_Record;
Zum Vergrößern anklicken....

das läuft nicht weder meine datei noch dein datei, sobald last kommt geht der rechner aus, vielleicht mal so ein stellen wie die costum modelle sind ?
 
Mahlzeit,

Mindfactory hat ne ganze Schippe von Powercolor RX Vega 56 Red Devil reinbekommen

Also falls einer interessiert ist, hopp hopp!
 
hugo-03 schrieb:
das läuft nicht weder meine datei noch dein datei, sobald last kommt geht der rechner aus, vielleicht mal so ein stellen wie die costum modelle sind ?
Zum Vergrößern anklicken....

Ich schätze da is was schief gelaufen. werd das demnächst untersuchen, wie gesagt, kaum Zeit über im Moment..
Aber stabil sollte meine Datei schon sein? Ich hab das von nem Vega-Besitzer, und da liefs. Natürlich weiß ich nicht ob deine die 1100MHz mitmacht, evtl ist die taktrate zu hoch?
 
Hm. Der hat wohl kein BF gezockt, und weiter hab ich wohl auch deswegen nix mehr gehört. Aber war ja auch nur ein erster Test.
Du hast aber das 64er BIOS drauf? Aber sollte auch mit dem LC funzen..

Vielleicht sollten wir kleiner anfangen, und erstmal nur das machen, was bei den Customs Standard ist. Und zwar SoC VDD Index 05 statt 04 in Mem DPM 03.
Anhang anzeigen MorePowerVega64_142_SoCindex05.zip
Evtl merkst du damit einen Unterschied? Von da aus kann man ja mal die SoC Taktraten erhöhen oder sowas.
 
hellm schrieb:
Hm. Der hat wohl kein BF gezockt, und weiter hab ich wohl auch deswegen nix mehr gehört. Aber war ja auch nur ein erster Test.
Du hast aber das 64er BIOS drauf? Aber sollte auch mit dem LC funzen..

Vielleicht sollten wir kleiner anfangen, und erstmal nur das machen, was bei den Customs Standard ist. Und zwar SoC VDD Index 05 statt 04 in Mem DPM 03.
Anhang anzeigen 983776
Evtl merkst du damit einen Unterschied? Von da aus kann man ja mal die SoC Taktraten erhöhen oder sowas.
Zum Vergrößern anklicken....

ja die karte ist original außer der reg.-hack und wakü
 
die datei geht hellm, aber ich konnte keine verbesserung feststellen, mal gucken vielleicht am donnertag teste ich noch etwas selber mit andern werten usw
 
Vielleicht mal eine Auge auf die SoC-Clock bei HBM-Overclocking werfen. 1199MHz scheint ja ebenfalls so eine auto frequenz sein, man könnte die Frequenzen in der SoC table ja jeweils um eins erhöhen, also quasi verschieben und 1199 als 07 eintragen. oder einfach in mem3 06 und dann 07 eintragen, und sehn ob sich das Verhalten dann irgendwie ändert.
 
Ich habe das Problem dass meine Red Devil 64 die Lüfter so regelt dass die Hotspot Temperatur bei 90 Grad bleibt und zwar beim voreingestellten OC Bios...

Auf dauer hält die Karte das bestimmt nicht aus.
Ich bräuchte also eine angepasste Lüfterkurve und eine Möglichkeit die Karte bei einer bestimmten Temp runtertakten zu lassen.
 
Du musst dich einloggen oder registrieren, um hier zu antworten.

Ähnliche Themen

C
RX 7900XT SMDs fehlen / Elektrotechnikhilfe
Antworten
9
Aufrufe
702
Aks-ty
Aks-ty
S
Rx 9060 xt gigagyte gaming oc
Antworten
1
Aufrufe
359
Incredible Alk
Incredible Alk
G
Undervolting 5070 Ti
2
Antworten
21
Aufrufe
3K
rum
rum
Falconer
Probleme mit RX 9070 (oder Netzteil?)
2
Antworten
26
Aufrufe
1K
Aldrearic
Aldrearic
PCGH_Sven
News Polaris und Vega: AMD überrascht mit neuem Adrenalin-Treiber
2
Antworten
30
Aufrufe
1K
Tolotos66
Tolotos66
Oben Unten
Zurück