Hmm, ob ein I/O Chip mit P-States so einfach zu realisieren ist?
Das würde doch sicher extrem die Latenzen erhöhen. Mal angenommen, die CPU verlangt irgendeine Lane oder was auch immer, muss aber erst warten bis der I/O Chip "aufwacht".
Und ob man innerhalb des I/O Chips verschiedene Teile abschalten kann übersteigt sowas von mein Wissen
Aber ich würde jetzt mal in den Raum werfen, dass sich die AMD Ingenieure darüber auch Gedanken gemacht haben. Kann mir aber vorstellen, dass eine dynamische Abschaltung innerhalb des I/O Chips extrem schwierig um zu setzen ist
Nichtsdestotrotz: Rome wird brennen