Allgemeine Frage bzgl. Lanes (Mainboard, Intel)

[Georgler]

Hallo,

ich habe mich letztens ein wenig mit Mainboards beschäftigt und habe dahingehend noch ein paar offene allgemeine Fragen, die sich nach meiner Recherche nicht beantwortet haben.

Bei Intel ist es ja so, dass einmal die CPU ihre eigenen PCIe-Lanes hat. Bei den Mainstream-Plattformen (1155/1150/1151 etc.) sind das ja 16 an der Zahl. Deswegen sind ja SLI/Crossfire-Konfigurationen mit über 2 GPUs mit einer solchen CPU nicht so gut möglich, da eine x4-Verbindung ja von der Bandbreite eng wird. Falls es falsch wird, gerne korrigieren
Neben den Lanes, die direkt von der CPU kommen, gibts ja noch die vom PCH/Chipset. Und ist es dann so, dass der Chipsatz bspw. 16 PCIe-Lanes hat und an diese 16 Lanes dann noch so Sachen, wie M.2, USB, Audio, SATA etc. drankommen, sodass man am Ende wieder weniger PCIe-Lanes vom Chipsatz übrig hat. Beispielsweise bleiben dann noch 4 Lanes übrig und diese werden in 4 x1-SLots gesteckt?
Dann habe ich aber noch häufiger von High Speed IO Lanes oder so änhlich gehört. Ist das das gleiche?
Und ich meine, dass Skylake ja beim Chipsatz (zumindest beim Z170) mehr PCIe-Lanes hat, irgendwie um die 22. Ist das der maßgebliche Vorteil von Skylake, weil ich habe hier im Forum öfters gelesen, dass Skylake deutlich besser als Haswell sei.

Über Antworten würde ich mich sehr freuen oder auch über Seiten, wo man das nachlesen kann, weil diese Infos habe ich leider nicht gefunden.

MfG
Georg

 

[the_swiss]

Stimmt zum Teil.

Bei einem Multi-GPU-System werden die 16Lanes zu x8/x8 aufgeteilt, x12 ist afaik nicht spezifiziert. Der reale Leistungsverlust zwischen PCIe 3.0 x16 und x8 ist zu vernachlässigen und kaum zu bemerken.

Die 16 von der CPU gehen zur Grafikkarte, die vom Chipsatz werden für Erweiterungsmöglichkeiten genutzt. Darunter fallen die von dir erwähnten x1/x4-Slots; M.2, welches bis zu 4 PCIe 3.0-Lanes nutzen kann (je nach Board); USB3.1; Netzwerkcontroller; etc.

High-Speed-IO-Lanes inwiefern?

Der Z170-Chipsatz bietet 20 PCIe 3.0-Lanes, der H170 16, usw. Deswegen werden auch in erster Linie die Z170-Bretter empfohlen.

PCGH hat einen Artikel, kannst du mal suchen, irgendwie "PCI-Express erklärt" (bin gerade am Handy, darum gibts keinen Link).

 

[Georgler]

Hi,

danke für die schnelle Antwort

Ich meine das Video bzgl. PCIe habe ich mir sogar schon angeschaut.
Und bezüglich diesen High Speed IO (HSIO) Lanes habe ich folgendes gesehen (Intel's 100 Series Platforms Feature Less Connectivity Than You Might Expect -> graue Tabelle etw. weiter unten): Der Z170 Chipsatz hat 20 PCIe 3.0 Lanes und angeblich maximal 26 HSIO Lanes, die anderen Chipsätze weniger, allerdings ist die Zahl immer eine andere als die PCIe-Lane-Zahl. Deswegen wundere ich mich so, weil ich von diesen Lanes noch nie etwas gehört habe. Sind diese Lanes für USB 2.0 und 3.0 gedacht, weil ich dachte, dass so etwas immer per PCIe angebunden ist.

 

[the_swiss]

Ich auch nicht...

Tomshardware sagt, dass der Z170-Chipsatz 26 von diesen HSIO-Lanes hat. Das kann man sich als "Anschlusspunkt" vorstellen. Dabei benötigt jeder SATA-Port, jeder USB3.0-Port, der Netzwerkcontroller jeweils eine von diesen HSIO-Lanes. Dabei ist für jeden Anschlusstyp (USB3.0, SATA) immer eine gewisse Anzahl fest belegt, also immer 6 HSIO-Lanes für USB 3.0 "reserviert". Wenn ein Mainboardhersteller jetzt aber mehr USB 3.0-Ports verbauen will, kann er das tun - es "kostet" einfach jeder weitere Port eine HSIO-Lane.

Die verbliebenen HSIO-Lanes, also 26 minus die benötigten, werden dann zu den frei verfügbaren PCIe-Lanes. Das heisst, es kann in Extremfällen sein, dass es an HSIO-Lanes mangelt, bzw. obwohl das Board kein Lanesharing hat, kann man nicht alles nutzen. Bis du 26 HSIO-Lanes genutzt hast, dauert es aber.

 

[Georgler]

Alles klar, vielen Dank für deine Erklärungen!

 

[HisN]

Stimmt zum Teil.

Bei einem Multi-GPU-System werden die 16Lanes zu x8/x8 aufgeteilt, x12 ist afaik nicht spezifiziert. Der reale Leistungsverlust zwischen PCIe 3.0 x16 und x8 ist zu vernachlässigen und kaum zu bemerken.

Da gibts übrigens neue Erkenntnisse zu.

3DCenter Forum - SLI - Kompatibilitätsbits - Sammelthread - Seite 105

Inzwischen stoßen wir in Regionen vor, wo es tatsächlich Bandbreiten-Probleme gibt.
Allerdings erst ab 4K-Auflösung^^

 

[Threshold]

Hi,

danke für die schnelle Antwort

Ich meine das Video bzgl. PCIe habe ich mir sogar schon angeschaut.
Und bezüglich diesen High Speed IO (HSIO) Lanes habe ich folgendes gesehen (Intel's 100 Series Platforms Feature Less Connectivity Than You Might Expect -> graue Tabelle etw. weiter unten): Der Z170 Chipsatz hat 20 PCIe 3.0 Lanes und angeblich maximal 26 HSIO Lanes, die anderen Chipsätze weniger, allerdings ist die Zahl immer eine andere als die PCIe-Lane-Zahl. Deswegen wundere ich mich so, weil ich von diesen Lanes noch nie etwas gehört habe. Sind diese Lanes für USB 2.0 und 3.0 gedacht, weil ich dachte, dass so etwas immer per PCIe angebunden ist.

Du darfst die Lanes von der CPU nicht mit den Lanes des Chipsatzes durcheinander bringen.
Die Lanes der CPU laufen zu den PCIe x16 Slots hin, dort sich sie elektrisch verbunden.
Die Lanes vom Chipsatz sind für die Schnittstellen vorgesehen, denn alles braucht Lanes.
Der Lan Port braucht Lanes, genauso wie die USB Ports und die Sata Ports und alles andere auch.

 

[Georgler]

Ah ok, ich war nur von dem HSIO-Begriff verwundert

Vielen Dank!