EDRAM gibt es seit Skylake Standardmäßig für GT3 und GT4.
Allerdings ist dieser (gerade wen man den Performance Sprung von der Broadwell auf die Skylake GPU IP mitbetrachtet) deutlich kleiner Dimensioniert und ist auch nur noch für die GPU verfügbar und fungiert nicht mehr als L4 Cache.
Bei GT3e lag die Kapazität bei 64 oder 128MB, bei GT4e immer bei 128MB.
In Relation zur Leistung hätte man sich mehr wünschen können, aber helfen sollte es nach wie vor sehr.
Der EDRAM ist nun ein Side-Cache und fängt alle DRAM-Abfragen ab, egal ob für CPU oder GPU.
Da die Tags nicht mehr am LLC pro Kern hängen, gibt es jeweils 512KB LLC mehr je Kern.
Ich kenne keine Latenzmessungen oder Performanceanalysen, welche sich die Auswirkungen vom neuen Design angeschaut haben, aber es hat Vorteile an mehreren Stellen.
[...]
Mal ne theoretische Frage: gäbe es mit HBM nicht ähnliche Möglichkeiten wie damals mit EDRAM? Oder sind da wieder ganz andere Latenzen im Spiel, sodass es nicht als L4 Cache taugen würde? Etwa, wenn AMD eine APU bringt die gemeinsam einen Speichercontroller+HBM hätte, wäre das etwa auch ein Vorteil für die CPU?
Hmm wenn Vega tatsächlich in 12nm gekommen wäre + den verbesserten HBM wär man zumindest mal deutlich vor der 1080 (reine vermutung). Aber leider immer noch in der (günstiger produzierenden) Ti und Titan Welt. Aber es wäre wohl schon eine positivere Sache als Vega heute, schließlich bräuchte es an manchen Stellen nur kleine Verbesserungen und schon tritt ein "Windows 7" Effekt ein
1. Wenn man einen Vorteil erreichen möchte, dann muss man den Speicher nach den Caches schlagen können und Vanilla HBM hat keine Vorteile in der Hinsicht.
Man würde sicherlich das Interface und die Taktraten optimieren wollen, damit es sich auch positiv auf die CPU-Anfragen auswirkt.
2. Das Problem ist Ampere, fraglich wie sehr AMD 10% helfen würden und ob es den Aufwand wert ist.
Ich bin gespannt, ob AMDs Marktanteil nicht völlig wegbricht, was den dGPU-Markt angeht.
