AW: iPhone Xs: Apple A12 Bionic legt sich mit Desktop-CPUs an und lässt Mobile-SoCs weit hinter sich
Ah gut zu wissen. Ich dachte in der Tat sie hätten wieder Geekbench benutzt, das kann man ja in die Tonne treten. Zwei Fragen habe ich aber noch:
1) Woher hast du die ganzen technischen Details? Weil offiziell hab ich jetzt nichts gefunden, Apple ist ja zu hipp um mit so etwas den allgemeinen Nutzer bei einer Pressekonferenz zu langweilen.
2) Wenn Cache-Größe und Struktur, Pipelines, Kernzahl und Befehlssatz ebenbürtig sind, wo liegt denn dann der Haken? Der Sechskern Coffee-Lake Die misst etwa 150 mm^2, sowohl der A11 als auch der A12 sind mit 85 mm^2 deutlich kleiner, trotz gleicher Kernzahl und (vermutlich?) performanterer iGPU. Ein Zen Die misst sogar 213 mm^2, ohne iGPU. Klar, die großen Desktops brauchen höhere Taktraten und mehr IO (vor allem PCIe), und der A12 hat den 7 nm Prozess im Rücken. Aber so eine große Diskrepanz...?
1.) Aus der Anandtech-Quelle.
Der A7 stellt einen Kern dar, ab wann Apple richtig dicke Kerne gebaut hat und zudem und älteren Kernen gibt es einige Daten dank Compiler-Commits von Apple:
Apple's Cyclone Microarchitecture Detailed
Ab da war der L1I/D$ 64KB groß, es gab 4-Integer-Pipelines und ein großes OoO-Window, wobei das Register-File bei INT/FP noch deutlich kleiner war im Vergleich zu heutigen CPUs.
Bei den letzten Daten gibt es soweit ich weiß leider keine weiteren Informationen wie das beim A8/9/10 usw. aussieht, aber es wird selten etwas kleiner, wenn es nicht von Anfang an oversized war für die Praxis.
Beim jetzigen A12 hat Anandtech einfach empirisch Daten geschrieben und geschaut ab wann die Latenz ansteigt, weswegen man sieht das der L1D$ nun 128KB groß ist:
The Apple A12 - First Commercial 7nm Silicon - The iPhone XS & XS Max Review: Unveiling the Silicon Secrets
Auch zu den Latenzen bei den Instruktionen wurden Tests durchgeführt, die sind stellenweise etwas höher, als bei ARM- oder Samsung-Kernen.
Da fällt mir aber auch auf das schon der A11 6-Integer-Pipes hatte.
2.) Apple verbaut zwei unterschiedliche Typen von Kernen.
Beim A11 und A12 sind es 6-Kerne, allerdings in einer 2 High-Performance-Core und 4 Low-Performance-Core Konfiguration, wo die LP-Kerne deutlich kleinere Caches haben.
Ebenso wie du selber weißt ist der 10nm/7nm Prozess dichter, als der 14nm++ Prozess von Intel.
Zusammen mit der Fertigung und auch dem Architektur-Design führt das aber dazu, dass Apples Kerne keine 4-5Ghz erreichen können.
Intel verbaut auch breitere Leitungen zu den Caches und hat breitere FP-Pipes für AVX1/2/3.
Der Vergleich zwischen einer CPU für den mobilen Markt und einer CPU für höhere Performance wird mit Zen2 und ICL fairer zu betrachten sein, wenn Designs auf den Markt kommen die mit 7nm HPC TSMC und 10nm Intel auf den Markt kommen und dann entsprechenden Zuwachs an unterschiedlichen Stellen haben werden.
Ice Lake wird z.B. bei Intel den L2$ immerhin von 256KB auf 512KB pro Kern verdoppeln.
188号 auf Twitter: "SiSoftware
Intel Ice Lake Client Platform / System (Intel IceLake U LPDDR4/4x T4 PD RVP)
[url]https://t.co/XNFu5fPtlD
Genuine Intel CPU 0000 @ 1.60GHz (4C 8T 1.69GHz/1.6GHz 5% OC, 4x 512kB L2, 8MB L3)
Intel UHD Graphics, Gen11 LP (384SP 48C 600MHz, 768kB L2, 3.2GB) (OpenCL)"[/URL]
Die iGPUs werden bei Intel massiv größer.
Aktuell sind es 24 EUs (192 ALUs) bei einer GT2-Lösung, Cannon Lake bietet 48 EUs (384 ALUs) bei einer GT2 Lösung an und ICL wird 64 EUs (512 ALUs) anbieten.
Wobei bei Ice Lake man noch abwarten muss, welche CPU welche iGPU bekommt, ich habe auch gelesen das ICL-H für den Desktop nur 8Kerne + GT1-Lösung bekommt.
Bei Zen2 kann man darüber spekulieren, ob AMD auch die Leitungen zu den Caches verbreitert und die FP-Pipes oder auch den L1D$ vergrößert und es gab Gerüchte über einen doppelt so großen L3$.