Hast du dafür Quellen? Mir fällt gerade die Vorstellung schwer, wie Kerne mit Daten versorgt werden können (Cache-System), die 10 Mal schneller sind.
Wenn man sich anguckt wie ein Programm arbeitet und wie eine CPU arbeitet bezweifele ich stark das es eine IPC Steigerung von 1000% möglich ist. Ganz besonders aber bezweifel ich ein IPC Steigerung um 1000% bei gleichbleibender Chipfläche.
Es werden mehr oder weniger Komplexe Befehle mit Daten an die CPU übergeben, in noch mehr kleinere Befehle zerlegt, diese in eine effiziente Reihenfolge gebracht, die Befehle ausgeführt und der Wert zurückgegeben. Und das macht nicht nur x86 so sondern im Grunde alle. Klar kann man die IPC steigern in dem man mehr kleinere Befehle gleichzeit ausführt, aber das kostet Chipfläche. Auch kann man für bestimmte Probleme dann spezialisierte Einheiten einsetzten die da dann besonders schnell sind wie z.B die Gleitkommaeinheit (FPU) und auch das kostet Fläche auf dem Chip.
Mit einem größeren CPU Kern kann man die IPC steigern, aber auch der Verbraucht steigt an und die Herstellungskosten. Dazu Intel Apollo Lake vs Skylake beide in 14nm Verbrauch/Fläche pro Kern/Kosten/Leistung vergleichen.
Wie sollte man den bei Gleicher Prozessgröße und Chipfläche denn 11 mal mehr Befehle abarbeiten in der gleichen Zeit? Und damit meine ich jetzt so schön bundgemischte Befehle wie jetzt auch? Es gibt Architekturen die in bestimmten Bereichen eine vielfach höhere Performance erreichen als x86, aber eben nur in ihrem Gebiet. Man ließt so oft die und die Architektur ist 20mal schneller als Intel "x86 ist kackeeeeeeeeee". Und dann lässt man die mal bei anderen Benchmarks antreten und schmiert voll ab
Das tolle an x86 ist unter anderem das es zwar in nichts von Natur aus besonders gut ist aber auch so gut wie nirgendwo richtig schlecht und das es sich einfach um weiter Funktionen erweitern lässt ohne Rückkompatiblität zu verlieren.
Wenn jemand den Heiligen Gral des Chipdesigns gefunden hätte oder eine richtig heftige Design Idee dann wäre die schon von Intel verwurstet worden. Genau wie sie die Vorteile der später aufkommenden RISC CPUs der etwa gleich großen und komplexen Befehle zur Optimierung des Designs übernommen haben, was ich ja schon oben beschrieben. x86 als eigentliches CISC Design verhält sich intern wie ein RISC - clever Intel
Ein weiteres starkes Indiz dafür das es noch keine vielfach überlegende Technik gefunden wurde ist ja das es durchaus Alternativen zu x86 gibt die auf jede Kompatibilität verzichten und trotzdem nicht überall 11 mal schneller sind siehe ARM,PowerPC ...
Es gäbe einen großen Markt für ein Design für das zwar alles neuprogrammiert werden müsste aber 11 mal mehr IPC erziehlt , vielleicht nicht im PC aber in der Industrie ganz sicher
Indem der Cache halt auch deutlich schneller ist.
Guck mal wie viel Platz jetzt schon der Cache auf einem Chip einnimmt?
Ich meine der wird nicht ohne Grund in L1, L2 und L3 untertrennt? Wäre doch viel praktischer einen riesigen L1 zu machen? Aber warum sind da die Entwickler noch nicht selbst drauf gekommen?
Könnte viellleich daran liegen das der super viel Platz und Energie brauch?
Für uns geht es immer IPC und so aber man muss auch die erzielte IPC im Verhältnis zur benötigten Chipfläche sehen!