Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

[Elthy]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ich könnte mir auch vorstellen das AMD für die Desktop Ryzen einen Die mit 8 Kernen, IO Kram und IGPU aufsetzt, also praktisch APUs und Desktop CPUs mit einem einzigen Chip bedient. Bei der hohen Dichte des 7nm Prozesses dürfte das durchaus wirtschaftlich sein...

 

[Gamer090]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Geiles Ding, und jetzt bitte Spiele-Benchmarks in 8k 60fps und Ultra-Einstellungen mi dem Ding Nur ein Scherz, aber wäre mal interessant zu wissen was so eine CPU bei Benchmarks an Punkten schafft

 

[projectneo]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ergo könnten die potentiellen 256MB Cache doch auch problemlos mit weniger als 64 Kernen gekoppelt werden, korrekt?

Ich hätte nämlich gerne nächstes Jahr 16 Kerne mit den erwähnten 256MB Cache.

Ich würde eher sagen, dass bei weniger Chiplets die physischen Verbindungen nicht genutzt werden und dementsprechend auch der Teil des IO Chips brach liegt. Auch wird es defekte Teile geben, mit 400-500mm² ist der auch nicht gerade klein.

 

[projectneo]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ich könnte mir auch vorstellen das AMD für die Desktop Ryzen einen Die mit 8 Kernen, IO Kram und IGPU aufsetzt, also praktisch APUs und Desktop CPUs mit einem einzigen Chip bedient. Bei der hohen Dichte des 7nm Prozesses dürfte das durchaus wirtschaftlich sein...

Ich kann mir nicht vorstellen, dass AMD sich der Flexibilität des Chiplet Konstrukts beraubt und einen Monolithischen Die nur für den Desktop aufsetzt. Damit müsste man für echte APUs wieder etwas eigenes machen.
Ein seperater, viel kleinerer IO Chip für Desktop und APUs halte ich für Wahrscheinlicher. Damit wären für AM4 auch 12 Kerne drin, an 16 glaube ich irgendwie noch nicht für die Mainstreamuser.

 

[WiP3R]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Wen es einen Ryzen 3000 gibt der wirklich 8 kerne und eine IGPU verbindet wäre das ein Ansatz mit Nvidia GPU`s einen FreeSync Bildschirm zu befeuern....

 

[TheMoe87]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

das wär so überragend @ wip3r

 

[DrOwnz]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Die sind nicht für den Heim PC gebaut worden.
1200 Watt Netzteil mindestens
und Ping Pong läuft

Ich glaube du unterschätzt die Energieeffizenz von den Teilen. Selbst in diesem Extremausbau werden die wohl weniger als 300 Watt fressen.

 

[Gelöschtes Mitglied 130761]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ich kann mir nicht vorstellen, dass AMD sich der Flexibilität des Chiplet Konstrukts beraubt und einen Monolithischen Die nur für den Desktop aufsetzt. Damit müsste man für echte APUs wieder etwas eigenes machen.
Ein seperater, viel kleinerer IO Chip für Desktop und APUs halte ich für Wahrscheinlicher. Damit wären für AM4 auch 12 Kerne drin, an 16 glaube ich irgendwie noch nicht für die Mainstreamuser.

16 ohne SMT könnte ich mir absolut vorstellen und dann 16+SMT als Threadripper-Einstieg.

Wen es einen Ryzen 3000 gibt der wirklich 8 kerne und eine IGPU verbindet wäre das ein Ansatz mit Nvidia GPU`s einen FreeSync Bildschirm zu befeuern....

Das wäre dann der gleiche Mist wie von den Leuten, die nur auf gute AMD-Karten hoffen, damit Nvidias Pendants günstiger werden.

 

[FoxX11]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Sehr interessante Eintwicklung - es wird in der Praxis schon was bringen. Wieviel ??? wird man sehen..bin gespannt

 

[PCGH_Torsten]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Das weglassen des Speicher-Interface hat wohl die Chips deutlich kleiner gemacht - die sind ja echt klein geworden
irgendwie will ich so einen haben, hab nur wenig nutzen dafür und zum rumliegen als mini-server ists dann auch weider zu viel Geld.....

Trozdem.. irgend was zum rechnen lässt sich dafür schon finden

Das Speicher-Interface nimmt nicht viel Platz ein. Wesentlich wahrscheinlicher ist tatsächlich eine Verlagerung von Cache in den I/O-Chip. Ich bin echt gespannt, was das für Auswirkungen auf die Leistung hat.

Könnte durchaus sein das dieses Design als Threadripper 3k kommt , dann mit nem anderen bzw. teildeaktiviertem I/O-Chip und Quad-Channel Speicherinterface , sonst würden die nicht mehr auf TR2 laufen . AUSSER die Dinger können auf TR2 einfach Quad und auf nem neuen Board Okta , aber das wage ich mal zu bezweifeln das AMD das machen würde .....

Ob die Prozessoren einfach auf TR4 laufen, hängt von AMD ab – bei aktuellen Epycs funktioniert es bekanntermaßen eher schlecht. Das liegt aber nicht am Speicher-Controller, denn für den macht es keinen Unterschied, ob er in einem SP3-Board mit vier leeren RAM-Steckplätzen arbeiten soll, oder in einem TR4-Board das vier RAM-Kanäle gar nicht erst anbindet.

Eigentlich irre wenn man darüber nachdenkt. Cache der größer ist als der RAM vor 20 Jahren.

Im Epyc-Zielmarkt waren 1998 schon deutlich mehr als 256 MB RAM üblich. Die fanden sich vereinzelt schon in sehr luxuriösen Desktop-Systemen. Ich weiß noch, dass mein Slot-1-Mainboard für bis zu 1 GB RAM freigegeben war und das nur 2-3 Jahre nachdem Festplatten mit 1 GB in Reichweite von Normalverbrauchern gelangten.
Dieses Verhältnis ist aber keineswegs ungewöhnlich. Selbst ein banaler Desktop-Core-2-Quad hatte anno 2007 12 MB Cache, der RAM eines 1987er IBM PS/2 konnte da meinem Wissen nach nicht mithalten. Das billigste Modell hatte sogar nur 0,5 MB. Und echte Cache-Monster wie der Pentium 4 EE von 2003 (2 MB L3) haben ihre 20-Jahres-Vorgänger (IBM XT, 128 kb RAM) sogar um Faktor 16 geschlagen.

 

[Elthy]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ich kann mir nicht vorstellen, dass AMD sich der Flexibilität des Chiplet Konstrukts beraubt und einen Monolithischen Die nur für den Desktop aufsetzt. Damit müsste man für echte APUs wieder etwas eigenes machen.

Nein, der Chip wäre gleichzeitig die echte APU. Durch die Flächenvorteile von 7nm könnte man 8 Kerne und eine stärkere GPU auf einer ähnlichen Fläche wie bei Raven Ridge unterbringen...

 

[peior]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Einen "Prozessor" aus mehreren Chips aufbauen? Damit hat AMD doch schon lange Erfahrung.
also: LAAAAAAAAANGE. über 40 Jahre!

Anno 1975 brachte AMD die die AM2900-Familie auf den Markt.
Dies war eine Familie aus "Slices" genannten Chips, die individuell zu einem "beliebig" großen Prozessor zusammen gestellt werden konnten.
Einige PDP10 und PDP11 sowie einige Atari Arcade-Maschinen nutzten diese Chips.
AMD Am2900 - Wikipedia

Also im Prinzip exakt das selbe wie bei Rome

Disclaimer: SCNR und: ich weis dass das nicht das selbe ist, nichtmal annähernd vergleichbar.

 

[BigYundol]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

2020 8-Core APU-MCM mit 1 CPU-, 1 HBM2-, 1 GPU- & 1 I/O-Chiplet on the way?

 

[LastManStanding]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Jaha so ist´s gut.. Passend für mein X370 AM4, einen niedlichen 16 Kerner mit 32Threads. Intel IPC(nahezu oder drüber):wo war der Early-Adopter-Button?
Ein Paar Kerne kann ich mir ja zur Halskette machen und damit durch die Stadt Laufen---Eyyy, guck mal hier Du "Core"- Looser ich hab dein Abendgebet um den Hals!!

Halt moment ich hab selbst Intel CPU´s... oh..egal.

 

[hanfi104]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Das wäre dann der gleiche Mist wie von den Leuten, die nur auf gute AMD-Karten hoffen, damit Nvidias Pendants günstiger werden.

Sry aber bis Leute wie ich ihre GPU mit einer AMD tauschen können, vergehen wohl noch mind. 2 Jahre. Da klingt doch eine integrierte Vega klasse

Ich hoffe doch schwer, dass AMD auch etwas für den Desktopmarkt entwickelt hat. Ich kann mir nur schlecht vorstellen, dass dieser Aufbau für Games besonders verträglich ist.

 

[Rollora]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Ergo könnten die potentiellen 256MB Cache doch auch problemlos mit weniger als 64 Kernen gekoppelt werden, korrekt?

Ich hätte nämlich gerne nächstes Jahr 16 Kerne mit den erwähnten 256MB Cache.

Jo entweder in der besprochenne Form von AMD oder als L4 Cache ähnlich wie bei Broadwell bei Intels Ice Lake

 

[gaussmath]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Wie kommt ihr eigentlich auf 256MB Cache?

 

[Gelöschtes Mitglied 130761]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Wie kommt ihr eigentlich auf 256MB Cache?

"In Anbetracht der Größe von geschätzt 400 bis 500 mm² könnte darin der gemeinsame L3-Cache sitzen, der den vorangegangenen Gerüchten zufolge von 128 auf 256 MiByte anwachse. Ansonsten wären Komponenten wie 10-Gigabit-Ethernet für Enterprise denkbar."

Ist halt auch noch ein Gerücht, aber ein wahrscheinliches.

 

[Schaffe89]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Hoffentlich setzen sie für den Desktop Markt nicht auf Chiplets, ansonsten wirds die eine oder andere Überraschung bei der Spieleperformance geben.

 

[4thVariety]

AW: Zen 2: AMD zeigt Epyc mit 9 Dies - ca. 1.000 mm² Silizium

Diese Art von Design ist Konsolendenken pur. Nur einmal Speicher im System verbauen der dann zentral über den Speicherkontroller in der Mitte an spezialisierte Chiplets verteilt wird.

Klar, bei einem Server sind alle Chiplets CPU Dies.

Bei der Konsole nur so viel CPU wie man will, der Rest GPU Rasterizer oder GPU Raytracer, oder spezialisierte AI Chiplets.
Konsolenartige Fertig-PCs sind mit sowas auch ein Absatzmarkt, auch wenn AMD sich in dem Sektor vornehm zurückhält, obwohl sie die Technologie ja in der Schublade haben und bereits in der PS4 und der Xbox verbauen. Sich den Chip aus der Xbox One X auf das AM4 Board zu packen wäre sicherlich eine ganz andere Hausnummer als das was sich jetzt 2200G schimpft.