Technologie_Texter
BIOS-Overclocker(in)
Der passende Interposer für Milan:O
TSMC: So soll Moore's Law auch weiterhin eingehalten werden
- Ersteller PCGH-Redaktion
- Erstellt am
Zappaesk
Volt-Modder(in)
Alleine um diesen Fanboi Dreck den Wind aus den Segeln zu nehmen, kauf ich mir nach 15 Jahren das erste mal im Leben Intel
Mensch, da hasts ja jetzt echt allen gezeigt!
troppa
Software-Overclocker(in)
Sehr hilfreich. Ich schätze todgesagte leben länger..
Silizium bleibt uns erstmal erhalten. Ich denke mindestens bis Ende des nächsten Jahrzents dann als Silicon on insulator... Danach, wie es momentan aussieht, Indiumgalliumarsenid (InGaAs), zumindest wird momentan fleißig dran geforscht... Hauptproblem abgesehen vom Preis (gleich drei seltene Elemente supi..) wird die Zucht der monolithischer Ingots, da sind wir noch weit von den üblichen 300 mm entfernt. (Schätze max. 150 mm zumindest ist das bei Aluminiumgalliumarsenid (noch) der Standard.) Der eigentliche Quarzsand ist übrigens garnicht mal so günstig ca. 200 Euro die Tonne. Wenn da ein ein hochreiner monokristalliner 300 mm Wafer daraus wird kostet der schon alleine um die 200 Euro...
Was soll das überhaupt heißen? Die Pipelines in einer CPU sind keine physichen Bauteile...
scorplord
Software-Overclocker(in)
Die Kosten kommen aber eben durch die aufwendige Verarbeitung. Das Material an sich ist billig.
wurstkuchen
BIOS-Overclocker(in)
Was für utopische Weiterentwicklungen? Das sagt das Wort doch schon oder, utopisch. Unmöglich. Dann ist halt Ende. Das wars dann.
Das_DinG
PC-Selbstbauer(in)
Es gibt im Deutschsprachigen Raum den Duden...
Guck mal nach der Bedeutung von "Utopie"
Also wirklich ...
Mit 7 habe ich darin schon Wörter nachgeschlagen.
Ob4ru|3r
PCGH-Community-Veteran(in)
Naja, Intels Probleme sind eher hausgemachter Art die man grob mit Management-Versagen (zu viel auf einmal verlangt von 'nem zu kleinen, monolithischen Team) zusammen fassen kann. Gab da erst letztens einen recht aufschlussreichen Post zu auf 'nem einschlägigen Image-Board der das sehr schön verdeutlicht hat, TSMC hat ja offenbar diese Probleme nicht:
I've been saying it for over a year, Intel's 10nm wound up as a tangled up experiment. In short, Intel management wanted such a massive shrink that would ensure their domination of the process market and attract customers to their fabs. The load combined with budget cuts and layoffs (and their other stunts) in the manufacturing group killed 10nm. In Long: There were three primary mistakes Intel made, Cobalt Metal Layers, Contact Over Active Gate (COAG), and plain ole hubris. In 2013, Intel was late. The Self Aligned Dual Patterning (SADP) required by the feature size of 14nm had a bad learning curve, yields were very bad at first, to the point where Broadwell was mostly a paper launch in 2014, two quarters behind schedule. This was not a critical problem and it was fixed gradually, such that Skylake was not delayed. Behind the scenes though, the long ramp time created a problem. As Intel has only a single (large) process development team, not leapfrogging teams, the 14nm delay led to a delay of 10nm.
The specifications it would shoot for were not set in stone until 2014. Managers gave them a difficult task. To win mobile they had to be power efficient and dense. To win desktop they needed to be fast. To win servers they needed excellent yields. And above all they needed to be better than the competition to attract new customers. In order to reach the goals set by management, the manufacturing group had to get creative. To that end a number of techniques never put into a production process before were adopted. COAG, SAQP, Cobalt, Ruthenium Liners, Tungsten contacts, single dummy gate, etc. This push is directly what led to the death of the process. Of those, only really COAG and Cobalt are causing the issues. I'll go into the specific problems next. If anyone is to blame, its the management, and their firing of the CEO with a bullshit reason shows the board will not accept responsibility for the companies failings. They will not come clean in the foreseeable future. Their foundries are virtually dead after all the firings and cost cutting.
The idea with Contact Over Active Gate is that instead of extending a gate such that it connects up with a contact to the side (thus using space on the side), the Contact stretches directly from the metal layer to the gate, rather than laying onto the substrate. This means there is NO room for error on manufacturing. The slightest misalignment leads to fucked contacts. Thermal expansion, micro-vibrations from people walking nearby, changes in air pressure, imagine a cause, and it'll affect yields. I bet you the bloody position of the Moon can affect it. This kills the yields. To hit the targets Intel set, a minimum metal pitch of 36nm was selected. When you have Copper wires on a process they need to have a liner around them, this prevents diffusion, electromigration, and other nasty electrical fun.
But this liner needs to be a certain thickness, so when the overall size of the wire gets smaller, the liner takes up a larger portion of it. Below 40nm it was thought that Cobalt would have superior electrical properties, despite it having a higher bulk electrical resistance. Its far more resistant to electromigration and needs a miniscule barrier to prevent it, while its resistance decreases at a slower rate as the wire size gets smaller. However, Intel overlooked two key problems: ductility/malleability, and thermal conductivity. Even at those tiny levels, Copper wires would be able to handle thermal expansion mechanical loads, bending and stretching ever so slightly as a processor made its rounds. And copper is Very good at transferring heat, letting the lower metal layers sink heat into the upper ones. Meanwhile Cobalt is hilariously brittle and has a sixth the thermal conductivity as Copper.
On operation hot spots start to form, heat can't get away, brittle nature creates microfractures, and higher voltage to cross the fracture boundaries. Means the voltage/frequency curve is hilariously bad. This kills the performance and power usage. So where does it leave us at? 10nm was meant to launch end of 2015, after 14nm this was pushed to 2016. It was Q3 2018 when i originally wrote much of what is outlined here, and the only 10nm chip at that time was a minuscule dual core made in a one-off batch of 100k units that took 6 months to assemble. Yields are sub 1%, the GPU doesn't function, and power usage was higher than 22nm. TSMC and at the time GloFlo were both ramping their 7nm processes, and while they're comparable to the 10nm in density, they actually work. They both are using SAQP for the transistors, but the choice of 40nm metal pitch allowed for SADP for that particular layer. GloFlo was using Copper with a Cobalt/Tantalum liner while TSMC is using straight Copper/Tantalum. Neither screwed with COAG or Single Dummy, but GloFlo was using Cobalt contacts.
TSMC 7nm has been volume production, GloFlo meant enter it in a few months after TSMC initially did, but has since put it on hold indefinitely in favor of pursuing nodes beyond that. Consumer products on both of them meant to enter the market in mid-2019. TSMC did, latter didn't due to aforementioned reasons. Regardless, They're both going to outperform Intel's 10nm. Their manufacturing group failed at all levels. To make matters worse they didn't even bother backporting their improved cores to 14nm. Icelake has been inhouse since early 2017. The design is finalized, they just can't make the damn thing and didn't backport it. Management thought they couldn't fail. It is in my personal opinion that their 10nm process will never be financially viable. They were literally creating 10nm micro housefires that burned their own chips.
Cannonlake is virtually dead. Ice Lake-U and Y (sub 15w mobile dual cores) came out as predicted still in mid-2019. I doubt Ice Lake-S (quads) will see anything beyond a paper launch ala Broadwell quads. Ice Lake-SP is a dead proposition, there's no way they're going to be able to make a server core based off that 10nm. Tiger Lake and Sapphire Rapids? Who the hell knows. Why worry about something that isn't going to happen. Intel's chance lies with 7nm, but people already predicted it won't arrive until 2021 at the earliest. After Cascade Lake is Cooper Lake; Kaby Lake-U is being replaced by Whiskey Lake, which'll be replaced by Comet Lake to run alongside the Ice Lake-U/Y dual cores. Amber Lake will replace Kaby Lake-Y until Ice Lake-Y. All those new code names are 14nm, and all are just tweaked Skylake. Also, The whole 14nm+++++ tripe is meaningless and has been for years. They're standard PDK updates. Everyone in the industry does them. It wasn't until recently that they started being branded, in this case by Intel.
I've been saying it for over a year, Intel's 10nm wound up as a tangled up experiment. In short, Intel management wanted such a massive shrink that would ensure their domination of the process market and attract customers to their fabs. The load combined with budget cuts and layoffs (and their other stunts) in the manufacturing group killed 10nm. In Long: There were three primary mistakes Intel made, Cobalt Metal Layers, Contact Over Active Gate (COAG), and plain ole hubris. In 2013, Intel was late. The Self Aligned Dual Patterning (SADP) required by the feature size of 14nm had a bad learning curve, yields were very bad at first, to the point where Broadwell was mostly a paper launch in 2014, two quarters behind schedule. This was not a critical problem and it was fixed gradually, such that Skylake was not delayed. Behind the scenes though, the long ramp time created a problem. As Intel has only a single (large) process development team, not leapfrogging teams, the 14nm delay led to a delay of 10nm.
The specifications it would shoot for were not set in stone until 2014. Managers gave them a difficult task. To win mobile they had to be power efficient and dense. To win desktop they needed to be fast. To win servers they needed excellent yields. And above all they needed to be better than the competition to attract new customers. In order to reach the goals set by management, the manufacturing group had to get creative. To that end a number of techniques never put into a production process before were adopted. COAG, SAQP, Cobalt, Ruthenium Liners, Tungsten contacts, single dummy gate, etc. This push is directly what led to the death of the process. Of those, only really COAG and Cobalt are causing the issues. I'll go into the specific problems next. If anyone is to blame, its the management, and their firing of the CEO with a bullshit reason shows the board will not accept responsibility for the companies failings. They will not come clean in the foreseeable future. Their foundries are virtually dead after all the firings and cost cutting.
The idea with Contact Over Active Gate is that instead of extending a gate such that it connects up with a contact to the side (thus using space on the side), the Contact stretches directly from the metal layer to the gate, rather than laying onto the substrate. This means there is NO room for error on manufacturing. The slightest misalignment leads to fucked contacts. Thermal expansion, micro-vibrations from people walking nearby, changes in air pressure, imagine a cause, and it'll affect yields. I bet you the bloody position of the Moon can affect it. This kills the yields. To hit the targets Intel set, a minimum metal pitch of 36nm was selected. When you have Copper wires on a process they need to have a liner around them, this prevents diffusion, electromigration, and other nasty electrical fun.
But this liner needs to be a certain thickness, so when the overall size of the wire gets smaller, the liner takes up a larger portion of it. Below 40nm it was thought that Cobalt would have superior electrical properties, despite it having a higher bulk electrical resistance. Its far more resistant to electromigration and needs a miniscule barrier to prevent it, while its resistance decreases at a slower rate as the wire size gets smaller. However, Intel overlooked two key problems: ductility/malleability, and thermal conductivity. Even at those tiny levels, Copper wires would be able to handle thermal expansion mechanical loads, bending and stretching ever so slightly as a processor made its rounds. And copper is Very good at transferring heat, letting the lower metal layers sink heat into the upper ones. Meanwhile Cobalt is hilariously brittle and has a sixth the thermal conductivity as Copper.
On operation hot spots start to form, heat can't get away, brittle nature creates microfractures, and higher voltage to cross the fracture boundaries. Means the voltage/frequency curve is hilariously bad. This kills the performance and power usage. So where does it leave us at? 10nm was meant to launch end of 2015, after 14nm this was pushed to 2016. It was Q3 2018 when i originally wrote much of what is outlined here, and the only 10nm chip at that time was a minuscule dual core made in a one-off batch of 100k units that took 6 months to assemble. Yields are sub 1%, the GPU doesn't function, and power usage was higher than 22nm. TSMC and at the time GloFlo were both ramping their 7nm processes, and while they're comparable to the 10nm in density, they actually work. They both are using SAQP for the transistors, but the choice of 40nm metal pitch allowed for SADP for that particular layer. GloFlo was using Copper with a Cobalt/Tantalum liner while TSMC is using straight Copper/Tantalum. Neither screwed with COAG or Single Dummy, but GloFlo was using Cobalt contacts.
TSMC 7nm has been volume production, GloFlo meant enter it in a few months after TSMC initially did, but has since put it on hold indefinitely in favor of pursuing nodes beyond that. Consumer products on both of them meant to enter the market in mid-2019. TSMC did, latter didn't due to aforementioned reasons. Regardless, They're both going to outperform Intel's 10nm. Their manufacturing group failed at all levels. To make matters worse they didn't even bother backporting their improved cores to 14nm. Icelake has been inhouse since early 2017. The design is finalized, they just can't make the damn thing and didn't backport it. Management thought they couldn't fail. It is in my personal opinion that their 10nm process will never be financially viable. They were literally creating 10nm micro housefires that burned their own chips.
Cannonlake is virtually dead. Ice Lake-U and Y (sub 15w mobile dual cores) came out as predicted still in mid-2019. I doubt Ice Lake-S (quads) will see anything beyond a paper launch ala Broadwell quads. Ice Lake-SP is a dead proposition, there's no way they're going to be able to make a server core based off that 10nm. Tiger Lake and Sapphire Rapids? Who the hell knows. Why worry about something that isn't going to happen. Intel's chance lies with 7nm, but people already predicted it won't arrive until 2021 at the earliest. After Cascade Lake is Cooper Lake; Kaby Lake-U is being replaced by Whiskey Lake, which'll be replaced by Comet Lake to run alongside the Ice Lake-U/Y dual cores. Amber Lake will replace Kaby Lake-Y until Ice Lake-Y. All those new code names are 14nm, and all are just tweaked Skylake. Also, The whole 14nm+++++ tripe is meaningless and has been for years. They're standard PDK updates. Everyone in the industry does them. It wasn't until recently that they started being branded, in this case by Intel.
cPT_cAPSLOCK
BIOS-Overclocker(in)
So einfach ist es dann halt doch nicht. Die Firmen können nicht von heute auf morgen anfangen "jo, also wir machen jetzt Ge-FinFETs". Jedes neue Material bringt im Zweifelsfall direkt oder indirekt eine Verunreinigungsquelle in deinen Reinraum, welche dafür sorgen kann, dass der auf Lebenszeit ausfällt. Ein Moderner sub-10nm Reinraum kostet halt mal mehrere Milliarden und verschlingt täglich Millionenbeträge. Ist nicht so hammer, wenn man den plötzlich nur noch als Lager verwenden kann
Einer der Gründe, warum bisher noch Niemand was Anderes versucht hat ist tatsächlich, dass kein anderer Rohstoff all die Vorteile mit sich bringt, wie es bei Silicium der Fall ist. Irgendwo müsste man immer Kompromisse eingehen. Und wenn die auf dem Papier bessere Technologie halt nur genau so gut ist, wie die etablierte, dann nimmt man aus Kostengründen halt die etablierte. Das ist auch der Grund, warum IBM die Graphen-Forschung in den Wind geschossen hat und warum man bis heute DDR-RAM anstatt von MRAM verwendet, obwohl jeder Physiker MRAM viel eleganter und allgemein viel toller findet.
Auch wenn man, wie du sagst, auch nicht vergessen darf, dass einer der Hauptfaktoren ist, dass Silicium günstig und in großen Mengen verfügbar ist. Silicium wird, zumindest auf absehbare Zeit, zumindest als Substratmaterial noch lange Verwendung finden. "Ge-Wafer" sind in der Regel auch nur epitaktisch abgeschiedene Ge-Schichten auf Si-Substrat, oder halt absolut unbezahlbar.
Nope, einzig und alleine die Metallisierung hatte mehrere Layers, nicht die Transistoren selbst. Die Transistoren selbst liegen auf einem layer auf der Chipoberfläche. Und das will man ändern.
Denkst du, SOI kommt nochmal? Aufgrund der Temperaturprobleme und der komplizierteren Fertigung glaube ich nicht wirklich daran. Intel hat vorgemacht, dass ein pn-junction zur Hemmung der Kriechströme genau so gut funktioniert und einfacher zu fertigen ist, glaube persönlich nicht, dass da nochmal was kommt. Oder glaubst du, mit SOI mit ultradünnen Si-Schichten?
InGaAs könnte in der Tat kommen, zumindest für n-FETs. Für p-FETs müsste man sich dann was anderes überlegen... Ge vielleicht?
gRU?; cAPS
JoJoTheDanceBear
Schraubenverwechsler(in)
@OB4RU|3R sehr interessanter Text, vielen Dank
DarkWing13
BIOS-Overclocker(in)
Irgendwann, in absehbarer Zeit, ist jedenfalls damit Schluss, denn kleiner als ein Atom geht halt nicht...
5 nm werden schon schwierig werden, darunter sind wir bei Silizium schon bei 8-10 Atom-Lagen...(Intel kann ein Lied davon singen... )
Daher dürfte in Zukunft es wohl massiv auf Multi-CPU und wohl auch auf Multi-GPU Architekturen hinauslaufen (Chiplets).
mfg
5 nm werden schon schwierig werden, darunter sind wir bei Silizium schon bei 8-10 Atom-Lagen...(Intel kann ein Lied davon singen...
)Daher dürfte in Zukunft es wohl massiv auf Multi-CPU und wohl auch auf Multi-GPU Architekturen hinauslaufen (Chiplets).
mfg
Ja, Intel hat sich da ordentlich übernommen und einiges an Mismanagement gehabt. Aber die Aussage das Intels 10nm nicht mit TSMC 7nm mithalten könne ist schon sehr gewagt - bisher hält sogar deren 14nm noch gut mit.
Es gibt im Deutschsprachigen Raum den Duden...
Guck mal nach der Bedeutung von "Utopie"
Also wirklich ...
Mit 7 habe ich darin schon Wörter nachgeschlagen.
Anscheinend hast du es dir aber nicht gemerkt den Wursti hier hat mal recht - eine Utopie ist ein Wunschtraum, ein Fallrekonstruktion das jedwede Basis in der Realität fehlt, etwas unmögliches - per Duden.
um ein paar der Synonyme zu nennen.
Das_DinG
PC-Selbstbauer(in)
"doch, ich habe es mir gemerkt" ---- um es in grammatikalischem Falsch-Deutsch auszudrücken...
Die Realität ist jene, welche wir, besonders aber die Wissenschaftler auf Basis ihres DERZEITIGEN KENNTNISSTANDES kennen...
Stell dir vor die Spinner von vor über 500 Jahren hätten Recht behalten, dann gäbe es heute immer noch Pferde mit Kutschen und Menschenverbrennende Vatikan-Satanisten (gut gibt es teilweise immer noch...)...
Nennt sich halt Entwicklung !
Und mal ehrlich....wer von unseren Piloten würde nicht gerne 90° Zick-Zack-Linien in Flugzeuge fliegen, wie es einige UFOs vormachen....da herrscht bei uns noch immer großes Fragezeichen wie man das Problem mit der Trägheit löst. (denn offenbar hat jemand die Lösung hierfür gefunden)
Nennt sich halt auch Entwicklung !
Also mußt du immer den aktuellen Kenntnisstand berücksichtigen, denn nur weil ein Affe sich die Zähne nicht putzt, bedeutet das nicht, daß es nicht möglich wäre.
Verstehst du wie das funktioniert? Entwicklung ist das Stichwort...
Falls nicht, kannst ja fragen
Tja, da du Deutsch nicht wirklich beherrscht bzw nur glaubst die Bedeutung der Wörter zu kennen.............. da erwartet man dir nicht viel."doch, ich habe es mir gemerkt" ---- um es in grammatikalischem Falsch-Deutsch auszudrücken...
Zappaesk
Volt-Modder(in)
"doch, ich habe es mir gemerkt" ---- um es in grammatikalischem Falsch-Deutsch auszudrücken...
Die Realität ist jene, welche wir, besonders aber die Wissenschaftler auf Basis ihres DERZEITIGEN KENNTNISSTANDES kennen...
Schon wieder jemand, der, wenn er widerlegt wird in Nebenkriegsschauplätze abweicht. Anstatt dass man einfach zugibt, dass man das Wort Utopie falsch verwendet hat, reitet man auf irgendwelchen Grammatikfehlern rum. Lustigerweise nur um ein paar Sätze weiter selbst einen Bock zu schießen...
Richtig wäre es ein "n" an Flugzeuge dran zu hängen. Aber seis drum, wir machen alle Fehler, bloß solange sie nicht so krass sind, dass man es kaum noch lesen kann, dann sollte man da auch nicht drauf rumreiten. Ich bin sicher in meinem Geschreibsel ist auch nicht alles 100% korrekt... Na und?
Welche UFOs machen denn das? Nur die in Area51 oder können das alle, die man so sieht?
Die Lösung für dieses Problem heißt aktuell blühende Fantasie.
Wenn man jetzt das Wort Utopie einbauen will, so könnte man sagen, dass es aus heutiger Sicht utopisch erscheint, dass man das Problem mit der Trägheit lösen könnte um es in Flugzeugen zum Einsatz zu bringen.
Ich persönlich halte es bezüglich der weiteren Entwicklung ja mit den clarkschen Gesetzen.
Das_DinG
PC-Selbstbauer(in)
Schon wieder diese Grammatikfehler...wird ja immer lustiger
Was wurde widerlegt??
Welche UFOs machen denn das? Nur die in Area51 oder können das alle, die man so sieht?
Area 51?
Was ist das?? Das gibt es doch offiziell gar nicht
Ich glaube du solltest etwas studieren, einfach irgendetwas...
Ach, heute herrscht wohl eher das Gesetz der "Narretei", scheinen ja leider allzuviele diesem zu Folgen, ohne Rücksicht auf Verluste
Zappaesk
Volt-Modder(in)
Was wurde widerlegt??
Dein Verständnis des Wortes Utopie. Lustig dabei, dass du dabei auf den Duden verweist, in dem dein Verständnis davon widerlegt wird. Jetzt kannst du natürlich sagen, dass im Duden auch nicht alles richtig ist und dass du seit seinem 7. Lebensjahr einem Irrtum aufsitzt indem du dort regelmäßig Wörter nachschlägst.
Machst du aber nicht, weil du lieber von UFOs redest und vom Thema abkommst. Fehler zuzugeben zeugt von Größe, das ganze zu zerreden ist albern...
Ich glaube du solltest etwas studieren, einfach irgendetwas...
Noch was? Ne, mittlerweile gibts ja nicht mal mehr richtige Abschlüsse und Langeweile habe ich keine.
Zuletzt bearbeitet:
Schon wieder diese Grammatikfehler...wird ja immer lustiger
Und noch immer willst du nicht zugeben das du keine Ahnung von Deutsch hast.
Wirst viel Spaß mit Grammatikfehlern hier haben wenn sie absichtlich einbaue - da sieht man dann auch sehr gut wenn die Kleinkinder sonst nichts zu melden haben wie sie dann versuchen vom Thema abzulenken.
Bei Kindern noch lustig - so einfach erbärmlich.
troppa
Software-Overclocker(in)
Ja genau, ich denke zumindest momentan SOI wird bei Sub-3nm nochmal eine kurze Renaissance erleben wird. SGOI wäre natürlich auch ein Möglichkeit, aber imho zumindest momentan noch, unwahrscheinlich. Wenn TSMC und Intel SOI einführen, wird es auf jeden Fall FD-SOI sein. Also ultradünne SI-Schichten wie beim aktuellen GloFo 12DFX Prozess.
Hm, dachte bei InGaAs eigentlich schon an MODFETs oder HEMTs im Angstrom-Bereich.
Das_DinG
PC-Selbstbauer(in)
Ähnliche Themen
