TSMC: 3 nm angeblich mit Problemen bei der Ausbeute

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu TSMC: 3 nm angeblich mit Problemen bei der Ausbeute

Aktuell macht die Meldung die Runde, dass es Probleme mit der Ausbeute des 3-nm-Prozesses bei TSMC gibt. Sollte das stimmen, könnte es ganz interessant werden. Allerdings auch nicht hilfreich für die ohnehin schon angespannte Lage am Halbleitermarkt.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: TSMC: 3 nm angeblich mit Problemen bei der Ausbeute

 

[RX480]

Qualcomm Said to be Moving to TSMC for 3 nm Chips

Although nothing has been officially confirmed by Qualcomm, it looks like the company will be moving away from Samsung for its 3 nm based chips, in favour of TSMC. The Elec also mentions that Qualcomm has moved some of its Snapdragon 8 Gen 1 production to TSMC, something that has already been...

www.techpowerup.com

... und Samsung ist erstmal gar net in der Lage, ne Massenproduktion zu starten

 

[Herbststurm]

Wenn ich überlege in welcher Größe mein Erster Pentium 100 produziert wurde.

Ein i7-2600k wurde in 32nm gefertigt, dass es da bei 3nm auch mal zu Problemen kommen kann, ist nicht verwunderlich, weil wie weit können die Fertiger überhaupt noch technisch runter gehen?

 

[Rollora]

Wenn ich überlege in welcher Größe mein Erster Pentium 100 produziert wurde.

Ein i7-2600k wurde in 32nm gefertigt, dass es da bei 3nm auch mal zu Problemen kommen kann, ist nicht verwunderlich, weil wie weit können die Fertiger überhaupt noch technisch runter gehen?

es ist zum heulen, wie oft muss man denn noch erlären, dass der Name dueser Verfahren nix mit der tatsächlichen Transistor ider Gateadresse zu tun hat. Zuletzt war das nur bei Intel so, die gaben damit aber auch aufgehört und verwenden zur besseten Vergleichbarkeit auch Fantasienamen

 

[Herbststurm]

Das dass nicht die tatsächliche Größe wiedergibt weis ich
Es sollte lediglich heißen, das es "augenscheinlich" immer schwieriger wird die Prozesse zu verfeinern und anzupassen.

Hatte nicht Intel auch einige Probleme bei Ihrem ""10nm"" Verfahren.

 

[twack3r]

Das dass nicht die tatsächliche Größe wiedergibt weis ich
Es sollte lediglich heißen, das es "augenscheinlich" immer schwieriger wird die Prozesse zu verfeinern und anzupassen.

Hatte nicht Intel auch einige Probleme bei Ihrem ""10nm"" Verfahren.

Hatten sie, in dem Fall war es aber ein tatsächlicher 10nm Prozess.

 

[Incredible Alk]

Es sollte lediglich heißen, das es "augenscheinlich" immer schwieriger wird die Prozesse zu verfeinern und anzupassen.

Es wird nicht per se schwieriger, nur bei ähnlichem "Schwierigkeitsgrad" langsamer weil man ziemlich nahe an physikalischen Grenzen angekommen ist.

Anno dazumal waren die Prozessnamen und Strukturbreiten ja tatsächlich noch dasselbe - und da war ein FullNode an neuer Fertigung auch tatsächlich noch "Fläche halbieren für gleiche Transistorzahl" (also Strukturgröße in µm bzw. nm geteilt durch Wurzel aus 2). Nun ist die "Fortschritts-/Entwicklungsgeschwindigkeit" in der Industrie bei gegebenen Mitteln ziemlich konstant, man nähert sich aber immer dichter physikalischen Grenzen an so dass alle 2 Jahre die Transistordichte verdoppeln nicht dauerhaft machbar ist - die Marktwirtschaft verlangt aber den Schein aufrecht zu erhalten um immer schon neues Zeug verkaufen zu können. Das war dann irgendwann die Geburtsstunde von "ok es sind zwar nur 30% Flächenreduktion aber lasst es uns trotzdem xy nm-Prozess nennen...". Und wenn man das nur oft und lange genug macht dann kommt man irgendwann bei 3nm oder darunter schon bei Angström raus (Intel "20A", das verhindert halt mittelfristig Kommazahlen bei nm-Angaben...), obwohl die tatsächlichen Pitchlängen iirc momentan so bei um die 30 nm liegen.

EDIT: TSMC "7N" reale Größen:

 

[PCGH_Torsten]

Ein systematisches Unterlaufen der 50-Prozent-Regel gibt es eigentlich erst seit ein paar Jahren. Bis Mitte der 10er Jahre hat sich die Industrie untereinander auf die Eckdaten der Prozesse samt Bezeichnung verständigt und da galt: Halber Flächenbedarf/doppelte Schaltungsdichte für Full-Nodes. Intel selbst hat diesen Anspruch auch noch während der "10 nm"-Entwicklung aufrecht erhalten (also ihrem ersten neuen Prozess seit Mitte der 10er^^), aber bei den jetzt tatsächlich vorgestellten Prozessoren vermeidet man exakte Angaben mal wieder. Auch vorher wurde natürlich öfters zu eigenen Gunsten gerundet oder der Faktor 2 galt nur eine Sonderform des Prozesses, die für High-End-Prozessoren gar nicht genutzt wurde.

Aber das Konzept "wir brauchen jedes Jahr eine neue Zahl im Namen" hat sich erst im Zuge des Ausfalls der "10 nm"-Generation bei Samsung und TSMC (und GF) etabliert. Seitdem wird gewürfelt, was das Zeug hält. Ein Bezug zu tatsächlichen Transistormaßen gibt es schon viel länger nicht mehr. Intel hat zwar mal zwischenzeitlich von der "feinsten zu fertigenden Struktur" gesprochen (und tatsächlich liegt die Breite der aktiven FinFET-Zone sogar etwas darunter), aber das war firmenspezifisch. Die "Gate-Länge" als Maß für die Sturkturgröße wurde schon in den 90ern aufgegeben, lange bevor "X nm" ein Marketing-Begriff von Foundrys wurde. (Was natürlich auch daran liegt, dass CPU-Entwickler damals noch keine Foundrys beauftragt, sondern eigene Fabs genutzt haben und daran, dass Maße in µm angegeben wurden. )