Die DIMMs stecken in A1 und B1, ist das falsch? Commandrate ist unter auto auf 2T
Nee das ist ansich korrekt. Du kannst höchstens mal probieren ob sie in den A2 und B2 slots besser laufen , habe bei den 1er und 2er Bänken unterschiedliche Latenzen.
Sieht bei mir so aus:
North Bridge Intel Beachwood X38
Revision / Stepping 01 / A1
Core Spannung 1.25 V
In-Order Queue Depth 12
Speichercontroller
Typ Dual Channel (128 Bit)
Aktiv-Modus Dual Channel (128 Bit)
Speicher Timings
CAS Latency (CL) 5T
RAS To CAS Delay (tRCD) 5T
RAS Precharge (tRP) 4T
RAS Active Time (tRAS) 12T
Row Refresh Cycle Time (tRFC) 25T
Command Rate (CR) 2T
RAS To RAS Delay (tRRD) 3T
Write Recovery Time (tWR) 14T
Read To Read Delay (tRTR) Same Rank: 4T, Different Rank: 6T
Read To Write Delay (tRTW) 8T
Write To Read Delay (tWTR) Same Rank: 11T, Different Rank: 5T
Write To Write Delay (tWTW) Same Rank: 4T, Different Rank: 6T
Read To Precharge Delay (tRTP) 5T
Write To Precharge Delay (tWTP) 14T
Refresh Period (tREF) 16383T
DRAM Read ODT 3T
DRAM Write ODT 6T
MCH Read ODT 8T
Performance Level 7
Read Delay Phase Adjust Neutral
DIMM1 Clock Fine Delay 11T
DIMM2 Clock Fine Delay 6T
DIMM3 Clock Fine Delay 11T
DIMM4 Clock Fine Delay 6T
FSB VTT 1.34 V (1.3v im Bios)
North Bridge Kern 1.33 V (1.31v im Bios)
South Bridge Kern 1.07 V (1.05v im Bios)
South Bridge PLL 1.54 V (1.5v im Bios)
CPU FSB 400.0 MHz (Original: 266 MHz, overclock: 50%)
Speicherbus 533.3 MHz
Setz im Bios auf jeden Fall denn Transaction Booster erstmal auf disabled. Dann probier mal ob es stabiler wird.