AW: Magny Cours: Kommt die erste Zwölf-Kern-CPU von AMD bereits in 5 Monaten?
Am weitesten Vorrausgeschaut hat ja AMD, da ja Intel seine ersten "Gehversuche" mit dem i7 macht.
AM3 Prozzi kann DDR2 und DDR3 ansteuern, d.h. man kann seinem AM2-Board samt DDR2 einen AM3-Prozzi spendieren und später ganz auf AM3-Board mit DDR3 nachrüsten.
Das ist aber nur eine Richtung - den Nachteil, dass jemand, der DDR3 haben will, Board, Speicher und CPU austauschen muss, bleibt bestehen. Bei einer nicht-IMC Lösung müsste er nur Board und Speicher tauschen. Bei einem vorrausschend geplantem IMC (der AM3 ist zwar abwärtskomptibel, aber das ist nicht vorraus-, sondern zurückschauend
) müssten nur CPU und Speicher gewechselt werden. Dies wurde aber bislang nicht umgesetzt. Auch die Möglichkeit, CPUs mit einer unterschiedlichen Anzahl von Speicherkanälen auf dem gleichen Boards laufen zu lassen (bei teilweiser Nutzung der Möglichkeiten des Boards bzw. der CPU) wurde bislang nicht praktiziert.
Es gab sehr wenig Sockel, die eine ganze Anzahl verschiedenster Prozzesorgenerationen aufnehmen konnte, daher steht dieses Risiko bei so ziemlich jeden Boardkauf an.
Am typischsten ist dafür der Sockel 7, der nicht nur Intel, sondern auch andere beherbergte...
Am bes*** fand ich den 775er von Intel. Zwar gleicher Sockel, aber als der Core Duo rauskam, mussten viele ihr Board wechseln.
Ich weiss, hat nix mit IMC zu tun, aber daran sieht man, dass der IMC nicht die Alleinschuld an "erhöhten Aufrüstkosten" trägt.
Wie erwähnt: Ein Teil der Probleme lässt sich auch auf anderem Wege verursachen
Und der So775 mit seiner auf halbem Wege verfeinerten Spannungskontrolle ist in der Tat ein gutes Beispiel (von der Dual-Core Blockade einiger Chipsätze ganz zu schweigen). De facto könnte man ihn sogar noch mit So423 und 478 zusammenschmeißen, da diese in Bezug auf die Prozessoranbindung indentisch sind. Auch der Sockel A und Sockel 7 waren, mit immer wieder angehobenen FSB, nicht optimal.
Aber: In diesen Beispielen hätte mehr Flexibilität bei den CPU-Specs das Probelm umgehen können, ein bißchen mehr Vorraussicht (dass der FSB steigen wird, war ja bekannt...) hätte sie quasi gänzlich verschwinden lassen. In jedem Fall bestand die Möglichkeit, Mainboard und Speicherinterface aufzurüsten und die CPU zu behalten.
Bei den Wechsel 754->939 oder 939->AM2 war dies nicht möglich und es wäre in letzterem Fall auch nahezu unmöglich gewesen, die CPUs entsprechend vorzubereiten.
Ich denke mal, dass dieses Problem sich durch die Verwendung mehrerer Datenpfade via mehrere Hyper Transport Verbindungen je Prozessor minimieren lässt. So könnten die Daten auf weniger befahrene Datenautobahnen umgeleitet werden.
Klar, der Verwaltungsaufwand ist größer, aber lasse mal Gedanklich 4 Quads mit nur einer FSB-Verbindung zu einem Brückenhip Cache-Daten voneinander austauschen...
FSB geht nicht Hand in Hand mit externerm Speichercontroller und auch nicht mit Limitierungen
De facto nutzt auch Intel schon seit längerer Zeit Punkt-zu-Punktverbindungen zwischen CPU und Chipsatz samt Speichercontroller, da die Serverplattformen mit einem seperaten FSB für jede CPU ausgestattet wurden. IMC bringt aber zwangsläufig einen Entwicklungs- und Verwaltungsaufwand mit sich:
ohne IMC gibt es Zugriffe von einer CPU auf den Speichercontroller/Chipsatz. fertig.
mit IMC gibt es Zugriffe
- einer CPU auf ihren Speichercontroller
- einer fremden CPU auf den Speichercontroller
- einer CPU auf einen fremden Speichercontroller
Das erfordert nicht nur viele und schnellen Verbindungen, das erfordert vor allem auch eine Steuerung, die Befehle aus verschiedenen Quellen annehmen, unterscheiden und priorisieren kann, die sie bestimmten Ausgaben zuordnet und diese Ausgaben in entsprechende Richtung tätigt. Seitens der Rechenlogik wird es außerdem nötig, mit verschiedenen Latenzen umgehen zu können.
Das gleiche gilt auch für die Verbindungen. Mit externem Speichercontroller gibt es Daten die CPU angefordert hat und Daten, die die CPU sendet - den Rest erledigt der Chipsatz, der ohnehin die entsprechende Logik besitzen muss, da diverse andere Geräte ja auch Zugriffe tätigen oder als Ziel dienen können. Mit IMC muss jede CPU in der Lage sein, das eingehende Chaos von den Verbindungen zu sortieren und auf die entsprechenden eigenen Funktionsdateien weiterzuleiten.
Zusätzlich muss das IMC-System auch noch entweder alle diese Prozesse unterinander koordinieren oder es braucht zusätzliche Routinen, die Datenkoheränz sicherstellen und eine optimale Speichernutzung sicherstellen. Ein non-IMC-System dagegen kann gar nicht den falschen Speicher nutzen und auch keine Probleme wegen ggf. veralteten Kopien an anderer Stelle.
Ich weiss, ich weiss, aber dennoch für solange, um ordentlich Fuss im Servermarkt zu fassen und noch in einigen Filmen mitgerendert zu haben...
