@hegelpeter/@juko888: Wann habt ihr das letzte mal euer Galaxy Tab oder iPad zur Seite genommen, mit einem scharfen Messer "aufgebrochen" und dort versucht eine Speicheraufrüstung vorzunehmen? - Der Chip ist für Ultra-Portable-Designs gedacht und dementsprechend wird man sich da von vorne herein für eine Konfiguration entscheiden müssen, wie es schon seit langem allgemein marktüblich ist. Konsumenten legen in der breiten Masse offenbar mehr Wert auf ein paar Millimeter weniger Dicke und ein paar Gramm weniger Gewicht, die man andernfalls für eine bessere Aufrüstbarkeit/Wartbarkeit auch noch in Kauf nehmen müsste. Die durchwachsenen Absatzzahlen der (Maker)Fair- und modularisierten Alternativprodukte sprechen da leider eine recht eindeutige Sprache.
@Fragnail: Da es sich hierbei um ein fertiges Produkt handelt, stellt sich die Frage nach der Kühlbarkeit nicht mehr; das Problem wurde offensichtlich für dieses Design zufriedenstellend gelöst.
Neben dieser initial rein Intel-getriebenen Entwicklung geht es hier zukünftig auch viel um Kollaboration und Co-Design in der Industrie, sodass man unterschiedliche Chiplets unterschiedlicher Hersteller kombinieren kann. Aktuell sind die Layers mit Blick auf Power Consumption und Thermals entsprechend abzustimmen und auszulegen. Hier versucht man einen herstellerübergreifenden Entwicklungsansatz zu etablieren um Produkte einfacher kombinierbar zu machen. Und es wurden auch noch mehr Stacked Layers in Aussicht gestellt, als die in Lakefield genutzten drei bzw. vier (je nachdem, ob man das Package-Substrat mitzählt oder nicht).
An Interconnected Interview with Intel’s Ramune Nagisetty: A Future with Foveros
@Casurin: PCIe 3 spielt bei diesem 7 W-Design nun wirklich keine Rolle, hier wäre es absurd auf der einen Seite maximale Power Savings anzupeilen, dann aber PCIe 4 implementieren zu wollen.
@Pu244: Insbesondere wichtig ist, dass es LPDDR4X ist, was Strom sparen hilft. Lakefield ist schon länger in der Entwicklung. Beispielsweise der neuere und bald erscheinenden Tiger Lake wird gar schon LPDDR5 unterstützen, der noch einmal etwas sparsamer wird.
@Deathmachine: Angemerkt dazu, dass zusätzlicher "externer" Speicher für diese Produktkategorie sinnbefreit weil kontraproduktiv ist. Der zusätzliche Speicher benötigt zusätzlichen Strom und zudem wird zusätzliche Hardwarelogik zur Implementation weiterer Speicherkontroller benötigt. Das hier ist als Low Power-Design mit langer Laufzeit und sehr langer StandBy-Zeit gedacht, da stört jeder zusätzliche Verbraucher.
Darüber hinaus ist zu berücksichtigen, dass es sich hierbei um das erste x86-Design dieser Art handelt, d. h. hier sind noch viele Hürden zu überwinden, insbesondere auch bzgl. der softwareseitigen Adaption. Am Ende läuft es auch hier auf das bekannte Henne-Ei-Problem hinaus. Einerseits muss man erste Hersteller (Hardware wie Software, letzteres also vornehmlich Microsoft) überzeugen erste Produkte zu fertigen und entsprechend im Markt zu platzieren und andererseits darf die Adaption nicht zu andersartig sein, weil sie sonst zu komplex und aufwändig wird, sodass Interessenten gleich zu Beginn die Finger davon lassen werden. Und gibt es keine ersten Erfolge wird es zunehmend schwerer diese Kategorie weiterzuentwickeln und der Markt bleibt dann doch eher bei ARM, das sich in weiten Teilen bewährt hat, aber mit Blick auf x86 auch mit einigen deutlichen Nachteilen verbunden ist.
Man wird sehen, wie sich das weiterentwickeln wird. Interessant ist es alle Mal, denn man kann sich ARM-Verrenkungen ersparen und im Idealfall auf einer bekannten, kompatiblen Systemplattform Software entwickeln. Und die Speicherkapazität ist da eher das kleinste Problem, denn wenn eine Folgegeneration mehr Bedarf aufweisen wird, wird man bereits die Stacked Chips in einer höheren Dichte fertigen können, sodass vielleicht schon 16 GiB zum Standard werden. Alles nur eine Frage der Nachfrage.
Zurück zum Artikel: Intel "Lakefield": Skalierbare Prozessoren sollen Mobile-Segment revolutionieren
