News Intel Core Ultra 9 285K: Arrow Lake mit ungewöhnlichem Quad-Channel-Controller für RAM

[PCGH-Redaktion]

Die Markteinführung von Intels neuer CPU-Generation Arrow Lake erfolgt schon bald und immer mehr Details werden vorab bekannt, darunter ein "versteckter" Quad-Channel-Controller für RAM.

Was sagt die PCGH-X-Community zu Intel Core Ultra 9 285K: Arrow Lake mit ungewöhnlichem Quad-Channel-Controller für RAM

Bitte beachten: Thema dieses Kommentar-Threads ist der Inhalt der Meldung. Kritik und allgemeine Fragen zu Online-Artikeln von PC Games Hardware werden hier gemäß der Forenregeln ohne Nachfrage entfernt, sie sind im Feedback-Unterforum besser aufgehoben.

 

[Incredible Alk]

Bitte mal in den Artikel folgendes einarbeiten:

(Quelle: https://www.3dcenter.org/news/news-des-21-oktober-2024)

Der ungewöhnliche Controller (und sowohl der Videotitel als auch der daraus abkopierte Artikeltitel hier) ist reines Clickbait. Sorry Roman.

 

[OSche]

Evtl. versteh ich da was falsch, aber wenn ich mir das IO Die von Ryzen anschaue ist der Controller dort auch mit 2 x (2 x 40bit) also 4 Channeln angegeben?
Ich dachte einfach dass das DDR5 Standard ist das pro Riegel 2 halbierte Channel sind?

Edit: Sniped by Incredible Alk. Danke für die Erklärung

 

[Atma]

So ist das eben, wenn ohne eigene Recherche und Tests einfach nur abgeschrieben und nachgeplappert wird

Peak Journalismus!

Hier ist das tolle "neue" Feature beim 2 Jahre alten Raptor Lake in Aktion:

 

[Zer0Strat]

Da ist nichts versteckt, das ist Teil der offiziellen Spezifikation.

Eingebundener Inhalt

Twitter

twitter.com/i/web/status/1848283700317831308

An dieser Stelle findest du externe Inhalte von Twitter. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Alle externen Inhalte laden Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt.
Für mehr Informationen besuche die Datenschutz-Seite.

Sorry Roman.

Norman... ^^

 

[hrIntelNvidia]

Habe ich das richtig verstanden, dass jede RAM-Bank (2 Module) nur noch mit halber Bandbreite angesprochen wird und für die volle Bandbreite somit 4 Module notwendig sind?

Oder bedeutet dies nur, dass eine RAM-Bank (mit 2 Modulen) mit 2 x 32 Bit breiten Leitungen anstelle von 1 x 64-Bit Leitung zum IMC angebunden ist?

 

[TausendWatt]

Alter Schwede, als ich die Überschrift las, war der broken Arrow schon gedanklich fast gekauft. Nach dem Artikel und Forumskommentaren wieder enttäuscht... Macht doch nicht so ein Zeugs...

 

[Incredible Alk]

Norman... ^^

Beide

 

[der8auer]

Bitte mal in den Artikel folgendes einarbeiten:


(Quelle: https://www.3dcenter.org/news/news-des-21-oktober-2024)

Der ungewöhnliche Controller (und sowohl der Videotitel als auch der daraus abkopierte Artikeltitel hier) ist reines Clickbait. Sorry Roman.

Da ist nichts versteckt, das ist Teil der offiziellen Spezifikation.

Eingebundener Inhalt

Twitter

twitter.com/i/web/status/1848283700317831308

An dieser Stelle findest du externe Inhalte von Twitter. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Alle externen Inhalte laden Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt.
Für mehr Informationen besuche die Datenschutz-Seite.

Norman... ^^

Ich habe mir die Informationen ja nicht irgendwie zusammengereimt. Die Information stammt von einem ASUS Ingenieur, dass bei Alder Lake und Raptor Lake die CPUs den 2x32 Bit Zugriff pro DIMM in der Praxis nicht umgesetzt haben sondern immer parallel 2x32 Bit Zugriff ausgeführt haben (also beide Hälften des Moduls machen 1:1 das gleich). Grund dafür war wohl, weil der RAM Controller noch DDR4 unterstützt hat und dort immer 1x64 Bit ausgeführt wurde.
Ergo wäre Arrow Lake die erste Intel Desktop CPU, die wirklich den 4x32 Bit Zugriff ausführt wie es die DDR5 Spezifikationen vorsehen.
Nur weil DDR5 es in den Spezifikationen ermöglichen, heißt es nicht dass die CPU in der Praxis das auch umsetzt.

Ich lasse mir das gerade aber noch mal ganz offiziell von Intel bestätigen

Edit: Alles was bei 3dcenter steht habe ich im Video auch 1:1 so erklärt - z.B. der Teil mit der Bandbreite. Wenn man nicht fähig ist ein Video zu schauen sondern sich am Videotitel aufhängt, dem kann ich auch nicht helfen.

 

[Fielskill]

Endlich kann man sich wieder 4 Blöcke reinballern, wie habe ich es vermisst.

 

[Quake2008]

Endlich kann man sich wieder 4 Blöcke reinballern, wie habe ich es vermisst.

Bei deinem Satz darf man nicht zu viel Fantasie aufbringen....

 

[chill_eule]

Endlich kann man sich wieder 4 Blöcke reinballern, wie habe ich es vermisst.

Bitte nicht nur die Überschrift lesen.
Mit der Anzahl der Module hat das nichts zu tun.

bedeutet dies nur, dass eine RAM-Bank (mit 2 Modulen) mit 2 x 32 Bit breiten Leitungen anstelle von 1 x 64-Bit Leitung zum IMC angebunden ist?

this. Wird ja auch im Artikel erklärt. Oder direkt im ersten Beitrag von @Incredible Alk

 

[Bl4ckR4v3n]

Intel setzt nun die DDR5 Norm um, die man vorher aufgrund von Altlasten nicht umsetzen konnte? Also AMD macht das bereits? Klang für mich im Video so als ob Intel hier der vorreiter wäre der die Vorteile vom DDR5 ausnutzt.

 

[TearApartNarratives]

Bei deinem Satz darf man icht zuviel Fantasie aufbringen....

Hol mal deine Gedanken aus der Gosse

btt

Daran ist garnichts ungewöhnlich, so und nicht anders ist die Config für DDR5 vorgesehen. Bisher haben sich die CPU Hersteller nur nicht darum bemüht diese umzusetzen. Intel macht nun den Vorreiter und ist dadurch nach all der Schmach der letzten Jahre mal wieder Erster, auch wenn nicht mir der schnellsten CPU

 

[Ishigaki-kun]

Erinnert irgendwie an die AMD SAM Geschichte. Da hat AMD mit Smart Access Memory eine Spezifikation eingeführt bzw. umgesetzt, die mit DDR3 eingeführt wurde (Resizable Bar), vorher aber nie beachtet wurde.

Intel setzt also lediglich was um, was bereits eingeführt wurde.

 

[OptimiertesSpielen]

Erinnert irgendwie an die AMD SAM Geschichte. Da hat AMD mit Smart Access Memory eine Spezifikation eingeführt bzw. umgesetzt, die mit DDR3 eingeführt wurde (Resizable Bar), vorher aber nie beachtet wurde.

Intel setzt also lediglich was um, was bereits eingeführt wurde.

Pcie 3.0 . Hatte mit dem Arbeitsspeicher nichts zu tun. Ging um Kommunikation zwischen Cpu und Gpu in größeren Schritten als nur 4gb auf einmal.

 

[Ishigaki-kun]

Pcie 3.0 . Hatte mit dem Arbeitsspeicher nichts zu tun. Ging um Kommunikation zwischen Cpu und Gpu in größeren Schritten als nur 4gb auf einmal.

Das war auch nicht auf den Arbeitsspeicher bezogen. Sollte nur als Beispiel dienen. Wegen dem "geheim" bei Arrow Lake umgesetzt, also das 4x 32bit. Resizable BAR war auch nicht geheim, sondern nur unbeachtet.

DDR3 war von mir ein Schreibfehler, das sollte PCIe 3.0 heißen. Kennst du wenn Du beim Tippen an das richtige denkst, aber das falsche tippst?^^

 

[Rollora]

Edit: Alles was bei 3dcenter steht habe ich im Video auch 1:1 so erklärt - z.B. der Teil mit der Bandbreite. Wenn man nicht fähig ist ein Video zu schauen sondern sich am Videotitel aufhängt, dem kann ich auch nicht helfen.

Joah... ist wohl ein Zeichen unserer heutigen Zeit, dass der Titel manchmal nicht den eigentlichen Inhalt wiedergeben muss bzw. irreführend sein darf. Nennt man dann Clickbait.
In der Grundschule hab' ich noch gelernt, dass der Titel eine (korrekte, aber nicht zu viel verratende) Inhaltsangabe des Inhaltes sein soll...
Passender wäre also vielleicht gewesen zu schreiben "Warum DDR5 Speichercontroller Quadchannel benutzen" oder so ähnlich...

 

[PCGH_Torsten]

Ich habe mir die Informationen ja nicht irgendwie zusammengereimt. Die Information stammt von einem ASUS Ingenieur, dass bei Alder Lake und Raptor Lake die CPUs den 2x32 Bit Zugriff pro DIMM in der Praxis nicht umgesetzt haben sondern immer parallel 2x32 Bit Zugriff ausgeführt haben (also beide Hälften des Moduls machen 1:1 das gleich). Grund dafür war wohl, weil der RAM Controller noch DDR4 unterstützt hat und dort immer 1x64 Bit ausgeführt wurde.
Ergo wäre Arrow Lake die erste Intel Desktop CPU, die wirklich den 4x32 Bit Zugriff ausführt wie es die DDR5 Spezifikationen vorsehen.
Nur weil DDR5 es in den Spezifikationen ermöglichen, heißt es nicht dass die CPU in der Praxis das auch umsetzt.

Ich lasse mir das gerade aber noch mal ganz offiziell von Intel bestätigen

Edit: Alles was bei 3dcenter steht habe ich im Video auch 1:1 so erklärt - z.B. der Teil mit der Bandbreite. Wenn man nicht fähig ist ein Video zu schauen sondern sich am Videotitel aufhängt, dem kann ich auch nicht helfen.

Wurde bei der Gelegenheit auch erklärt, wie diese unabhängigen Zugriffe im Dual-/Quad-Channel-Modus funktionieren?
Ich weiß zwar ehrlich gesagt nicht, wo die Granularität bei Raptor Lake liegt. Und vorerst darf man Arrow-Lake-Systeme ja nicht einmal anschalten, sodass ich keine Ahnung habe, wie man zum jetzigen Zeitpunkt die Arbeitsweise dessen Controllers öffentlich analysieren könnte. Aber eigentlich sollen doch beide Teile eines Moduls und zusätzlich auch noch die des anderen 1:1 das gleiche machen: Wer seine Daten nicht auf ein Subset des Speicher konzentriert, sondern über alle Module verteilt, um die volle Transferrate zu nutzen, muss letztlich 128-Bit-breite Zugriffe durchführen. Vollkommen egal, ob es echtes DDR5 mit Quad-Channel ist oder Dual-Channel auf z.B. einem Nforce 400.