FPGA vs CPU-Projekt Prorgramm für kritische CPU-Auslastung
So, ich hoffe ich hab das richtig platziert:
Wir starten demnächst eine Studienarbeit, welche sich mit einem Vergleich zwischen einem FPGA und einer CPU beschäftigt.
Es sollen schlichtweg Zeiten verglichen werden, die für die Abarbeitung bestimmter mathematischer Algorithmen gedacht sind.
Welche genau müssen wir uns noch überlegen, aber vllt. eine Primfaktorzerlegung. (vllt. auch noch Ideen?)
Wird dann alles mit Matlab geschrieben und mit dem HDL coder und verifier gemanaged bzw. auch mit dem normalen Coder auf C runtergeschrieben, und modifiziert.
Nun, zum vergleich brauchen wir natürlich selbigen algorhitmus auch für's normale BS. Wir werden vorraussichtlich Windows verwenden und die Situation wäre natürlich, dass man die CPU dann auch voll auslasten muss, und das BS so gut wie keine Bremse darstellt. Da das bei Windows so nicht ohne weiteres möglich ist, frage ich mich, welche Möglichkeit man dazu hat.
Soweit ich weiss, gibt es so Methoden wie SetPriorityClass, aber schätzungsweise werden die halt die Priotität hochschaufeln, aber der Scheduler wird (da windows glaub RR-basiert ist) das so ja nicht einfach echtzeitkritisch umsetzen, bei linux wäre das problem schätzungsweise nicht anders, vor allem nicht nach dem neuen completely-fair scheduler...
Gibt es da vllt. eine Möglichkeit?
Oder gar so eine Anwendung vor dem BS-Start einzubauen, ähnlich wie memtest86+?
In dem Bereich bin ich leider nicht so fit.
An software is Altera Quartus, Visual Studio (die studenten bekommen ja immer das neueste kostenlos harar
) Matlab, Photoshop (der musste sein) usw. vorhanden.
Und falls es interessiert, das FPGA ist ein Altera Cyclone GX IV
Ich danke schonmal
So, ich hoffe ich hab das richtig platziert:
Wir starten demnächst eine Studienarbeit, welche sich mit einem Vergleich zwischen einem FPGA und einer CPU beschäftigt.
Es sollen schlichtweg Zeiten verglichen werden, die für die Abarbeitung bestimmter mathematischer Algorithmen gedacht sind.
Welche genau müssen wir uns noch überlegen, aber vllt. eine Primfaktorzerlegung. (vllt. auch noch Ideen?)
Wird dann alles mit Matlab geschrieben und mit dem HDL coder und verifier gemanaged bzw. auch mit dem normalen Coder auf C runtergeschrieben, und modifiziert.
Nun, zum vergleich brauchen wir natürlich selbigen algorhitmus auch für's normale BS. Wir werden vorraussichtlich Windows verwenden und die Situation wäre natürlich, dass man die CPU dann auch voll auslasten muss, und das BS so gut wie keine Bremse darstellt. Da das bei Windows so nicht ohne weiteres möglich ist, frage ich mich, welche Möglichkeit man dazu hat.
Soweit ich weiss, gibt es so Methoden wie SetPriorityClass, aber schätzungsweise werden die halt die Priotität hochschaufeln, aber der Scheduler wird (da windows glaub RR-basiert ist) das so ja nicht einfach echtzeitkritisch umsetzen, bei linux wäre das problem schätzungsweise nicht anders, vor allem nicht nach dem neuen completely-fair scheduler...
Gibt es da vllt. eine Möglichkeit?
Oder gar so eine Anwendung vor dem BS-Start einzubauen, ähnlich wie memtest86+?
In dem Bereich bin ich leider nicht so fit.
An software is Altera Quartus, Visual Studio (die studenten bekommen ja immer das neueste kostenlos harar
) Matlab, Photoshop (der musste sein) usw. vorhanden.Und falls es interessiert, das FPGA ist ein Altera Cyclone GX IV
Ich danke schonmal
