Du hast mich möglicherweise falsch verstanden. Wenn Intel als bisheriger Eigenfertiger jetzt auch noch Wafer Kontigente von TSMC in Beschlag nimmt, kann das logischerweise Auswirkungen zumindest auf zukünftige AMD und wahrscheinlich auch nVidia Produkte haben, weil die dann weniger Wafer zur Verfügung haben, mal von vielen anderen Auftraggebern abgesehen.
Sorry, aber noch einmal: TSMC wird immer versuchen 100 % seiner Kapazitäten zu verkaufen, d. h. da bleibt (in TSMCs Best Case) nichts "
übrig", was sich ein Hersteller nachträglich "
an Land ziehen" könnte, wenn "
Not am Mann ist".
Als noch Kapazitäten verfügbar waren, hätte AMD hinzubuchen können (
irgendwann in 2019 für 2020), haben sie aber (bewusst) nicht gemacht, weil das ihre derzeitigen Möglichkeiten schlicht überschreitet. Sie haben das gebucht, was sie gesichert und mit überschaubarem Risiko verarbeiten können und haben bewusst in Kauf genommen, dass das Wafer-seitig in 4Q20 eng werden wird *) und haben hier klar Sony und Micrsoft "
den Vortritt gelassen" (
für die sie die Konsolen-SoCs fertigen), aber selbst diese Begriffswahl dürfte nicht ganz zutreffen, denn es bleibt anzunehmen, dass AMD ohne diese beiden Großaufträge und vertraglich vereinbarten, gesicherten Abnahmemengen (=kleines Risiko) überhaupt nicht so große Wafer-Kontingente bei TSMC für sich selbst gebucht hätte. **)
*) Zu beachten ist, dass die beobachteten (teilweise extremen) Lieferengpässe eher nicht (bzw. nicht hauptsächlich) auf TSMC/Samsung zurückzuführen sein werden, sondern auf Zuliefererprobleme und einen ganzen Satz kleinerer Probleme, die sich zu einem Teil aufzuaddieren und zu verstärken scheinen.
Beispielsweise dass der Yield für das Zen3-CCD plötzlich übermäßig schlecht sein soll, ist eher nicht anzunehmen. Die werden auch hier knapp bzgl. der Kapazitäten kalkuliert haben, aber dass die ersten Wochen quasi fast gar keine CPUs lieferbar waren und man Epyc verschieben musste, dürfte eher noch an zusätzlichen Problemen liegen, mit denen die Halbleiterhersteller zurzeit zu kämpfen haben.
**) Wobei das "
Groß" hier relativ ist, denn bspw. zu Vergleich mit Intel ist das noch relativ beschaulich (s. u.). Für AMD selbst ist es aber ein bedeutender Sprung gewesen, insbesondere ggü. dem Jahr 2019. (AMD dürfte in 2020 für sich selbst (exkl. der SoC-Kapazitäten) in etwa um die 100.000 Wafer in TSMCs 7 nm in 2020 gebucht haben.)
Zusätzlich zu berücksichtigen ist jedoch noch, dass das sIOD und cIOD (das auch für den Consumer-Chipsatz genutzt wird), separat bei GloFlo gefertigt wird, d. h. hier fallen noch einmal signifikante Wafer-Mengen (und Kosten) an, denn bspw. das cIOD ist mit 125 mm2 alles andere als klein (was Ryzen-CPUs trotz vermeintlichen 7 nm relativ viel Wafer-Fläche beanspruchen lässt).
Anmerkung: Auch TSMC hat seine 7nm-Kapazitäten sukzessive ausgebaut. Für das Jahr 2019 erklärte TSMC bereits um die 1,1 Mio. 7nm-Wafer zu verarbeiten, für 2020 darf man wohl 1,2 - 1,3 Mio. Wafer annehmen.
In der Siliziumfläche wurde Intel meinem Wissen nach längst geschlagen [...]
Insgesamt verarbeitet TSMC natürlich weitaus mehr Wafer(fläche) als Intel , was schlicht daran liegt, dass "
gefühlt" nahezu jeder (exklusive Samsung) bei TSMC fertigen lässt und ein kleinerer Teil bei Samsung. Hier werden zu einem Großteil weitaus kleinere, weniger komplexe Chips fürs Auto, Kühlschränke, Fernseher, Rasierer, Staubsauger, etc. gefertigt ... (
heutzutage ist ja quasi nichts mehr "einfach nur" elektrisch).
Beispielsweise im Jahr 2019 hat TSMC insgesamt ein 300mm-Wafer-Äquivalent von gut 10,1 Mio Wafern verarbeitet. Die HighEnd-Produktion, zu der Zeit ausschließlich 7 nm, dürfte für das Jahr bei etwa 1,1 Mio. Wafern gelegen haben, der Rest entfällt auf Nodes >= 12 nm. Wenn man bedenkt, dass TSMC gut 50 % ihres Revenue mit Nodes >= 28 nm machten (
die beträchtlich günstiger sind) bedeutet das, dass der Großteil des Wafer-Äquivalents auf die gröberen/älteren Nodes >= 28 nm entfällt (vielleicht ein Wert in der Größenordnung von 6 - 7 Mio. 300mm-Wafer-Äquivalenten, wobei hier insbesondere das "Äquivalent" zum Tragen kommt, da viele dieser älteren Prozesse und Tools noch mit 200 mm-Wafern oder gar kleiner arbeiten).
Wenn ich Intel auf Basis der üblichen Absatzzahlen überschlage und relativ konservativ rechne *), nur für reguläre CPUs und Chipsätze **), dann kommt ich auf ein 300mm-Wafer-Äquivalent (
wobei das hier wahrs. unnötig ist, da Intel hier voraussichtlich nur 300mm-Wafer verarbeiten wird) von etwa um die 850.000 bis 1 Mio. Wafer pro Jahr, d. h. deren Verarbeitungsvolumen ist also um ein vielfaches größer als das von AMD und würde eine Foundy wie TSMC vor immense Probleme stellen, wenn man dem oftmals geforderten "
Allheilmittel" einer kompletten Abstoßung der eigenen Fertigung folgen würde.
Dein Satz "
ein AMD gelieferter CCD ist um Welten billiger als ein an Endkunden gelieferter Core" birgt einiges Potential für Interpretationen. Wenn ich den auslege als "CCD" = 8 Kerne (aber dann bitte als komplette CPU

), und ein "Core" = eine Intel-CPU, hier sinnvollerweise für einen direkten Vergleich auch mit 8 Kernen, wird deine Aussage konkreter, ist jedoch auch problematisch und eher unzutreffend.
A) Es gibt keinen Grund anzunehmen, dass Intel's Fertigung gar teuerer ist als die allgemein üblichen Schätzungen zu den typischen Node-Größen, eigentlich eher im Gegenteil, denn es ist ihre hochoptimierte 14nm-Inhouse-Fertigung, die tendenziell gar noch etwas günstiger sein dürfte (als eine externe Auftragsfertigung), da man hier eine weitläufigere Kontrolle über die Wertschöpfungskette hat, bspw. Produkte und Prozesse besser aufeinander abstimmen kann, etc. Von der Berücksichtigung einer gar noch "günstigeren" Fertigung (i. V. z. typischerweise geschätzten Wert) sehe ich jedoch ab in dieser exemplarischen Rechnung.
B) Intel's 8-Kerner benötigen immer noch signifikant wengier Waferfläche als AMDs 8-Kerner, wobei AMD das Problem hat, dass deren 6- und 4-Kerner nicht kleiner werden, sondern grundsätzlich die gleichen Fertigungskosten verursachen. Ein Chiplet-basierter Ryzen <= 8 Kerne benötigt grundsätzlich 74 mm2 in 7 nm und 125 mm2 in 12 mm, also 199 mm2 Wafer-Fläche in Summe.
Beispielsweise ein 8-Kern-Coffee Lake Refresh (weitestgehend äquivalent zu CML) inkl. iGPU benötigt gerade mal 174 mm2 und verwendet auch noch durchgehend den günstigeren Fertigungsprozess. Hinzu kommt, dass Intel für kleinere CPUs separate Dies verwendet, die deutlich kleiner ausfallen (
trotz iGPU, so der 6-Kerner mit der 24 EUs umfassenden iGPU mit nur noch 150 mm2 und der 4-Kerner wird noch einmal kleiner), d. h. bei den Mainstream-CPUs wird Intel's Fertigung für sie zunehmend günstiger.
C) Zudem ist das Packaging beim Ryzen deutlich komplexer. Bei Intel ist es im Wesentlichen das Substrat, dass die Kontakte nach Außen auf den Sockel führt, beim Ryzen dagegen ist ein komplexes Routing zwischen zwei bis drei Chips erforderlich. Für Zen2 musste das Substrat für das Routing bspw. auf 12 Schichten erweitert werden (
und wenn ich mich recht erinnere waren an dem Packaging bereits drei Firmen (exklusive TSMC) beteiligt).
Unterm Strich lässt sich hier leicht überschlagen, dass bei AMD ein 4-, 6- 8-Kerner (
die kosten bezogen auf die Wafer/Herstellungskosten alle gleich viel), für AMD deutlich teuerer in der Herstellung ist, als für Intel einer ihrer 14nm-8-Kerner inkl. der on-die-iGPU.
AMDs Chiplet-Fertigung ist eine Mischkalkulation die sich erst in Verbindung mit Epyc rentiert, denn ohne diese Chiplet-Fertigung wäre ein Epyc für AMD unmöglich herzustellen, jedoch führt das dazu, dass man hier einige Kompromisse eingehen musste, denn das bedeutet, dass die Marge bei den Consumer-Produkten sinkt, weil die CPUs nur verhältnismäßig teuer zu fertigen sind. ***)
*) Annahme einer gemittelt relativ kleinen Chipfläche für die typischen Produkte und ebenso die Annahem eines vergleichsweise hohen Yields.
**) Nicht berücksichtigt und hinzu kommen noch bspw. Netzwerkchips, spezielle Embedded-Chips, FPGAs, AI-Produkte und Speicherprodukte (
Intel fertigt hier noch bis etwa 2025, bevor der Deal abgeschlossen und zunimdest die NAND-Sparte an SK Hynix übergeben wird). Diesen "Kleinkram" kann ich jedoch mangels Daten nicht einmal ansatzweise abschätzen.
***) Beispielsweise die 12- und 16-Kerner werden für AMD besonders teuer (2x die teure 7 nm-Fertigung zu insgesamt 148 mm2 und 1x die günstigere 12 nm-Fertigung zu 125 mm2 = 273 mm2).
Mit knapp unter 200 mm2 und der durchgehend günstigeren, Jahre lang optimierten 14nm-Fertigung hat ein 10-Kern CML inkl. iGPU hier sehr viel Luft bzgl. eines schlechten Yields.
Vorausgreifend, falls hier wer die schlechte Verfügbarkeit des i9-10900K ins Feld führen möchte: Die dürfte nicht wirklich ausschlagebend sein, denn dabei handelte es sich lediglich um das Halo-Produkt, das takttechnisch so weit an seine Grenzen geführt wurde, dass es da tatsächlich (zumindest im Retailmarkt) knapp wurde. Bei den großen OEMs konnte man die Systeme jedoch zumeist durchaus mit dem 10900K bestücken ohne dass die Auslieferung verzögert wurde, d. h. Intel wird auch hier vorrangig die OEMs mit dem Chip beliefert haben.
Darüber hinaus fertigt Intel auf Basis des 10-Kern-Die alleine acht (!) unterschiedliche CPUs, d. h. hier haben sie genügend Spielraum um die elektisch nicht ganz so perfekten Dies ebenso verwerten zu können, ohne dass sie diese gleich zu bspw. 8-Kernern degradieren müssen, was zweifelslos als eine weitere Möglichkeit zur Margenoptimierung ebenfalls genutzt wird.
Dann hat er dir entweder Mist erzählt, oder du hast das alles gleich mal auch nur erfunden!
Zumindest bei TSMCs 7nm Nodes gibt es keine Probleme mit der Yield, das müßte dein Bekannter eigentlich wissen...
Lol, das liest sich mal wieder knuffig bei dir. Wahrscheinlich wolltest du damit eher zum Ausdruck bringen, dass es bei TSMC als AMDs "Hoflieferant" per Definition keine Probleme gibt und geben darf, oder?

Bei der Aussage berücksichtigst du nur leider deinen unmittelbar zuvor getätigten, eigenen Satz nicht, denn das "
woher willst du das wissen" und "
gleich mal auch nur erfunden" ließe sich gleichermaßen auf deine Äußerung anwenden, denn hier darf man mit hoher Wahrscheinlichkeit davon ausgehen, dass du über keinen direkten Draht zu TSMC verfügst.

AMD fertigt hier mit 519 mm2 (26,8 Mrd. Tr.) einen so großen Chip, wie sie ihn bisher noch nie in dem Prozess gefertigt haben. Was einzig in dessen Nähe kommt ist Vega 20 (aus 2018), der jedoch dennoch nur auf 331 mm2 kam und auch gerade mal 13,2 Mrd. Transistoren implementierte. Das ist für AMD Neuland und da kann man nicht ausschließen, dass es da auch einige Anlaufschwierigkeiten gibt.
Schlussendlich weiß man es jedoch nicht gesichert, weder in die eine noch andere Richtung.
Darüber hinaus kann man sich bei BigNavi auch durchaus immer noch begründet der Vermutung hingeben, dass die hohen, finalen Taktraten des Designs in der Form urpsrünglich gar nicht vorgesehen waren und möglicherweise erst nachträglich angezogen wurden, als sich das Leistungsniveau von Ampere herauszukristallisieren begann.
Freiwillig bestätigen wird AMD diese "Brechstange" natürlich nicht, beispielsweise ist es aber schon auffällig, dass das Xbox-SoC mit der gleichen Technik bei einem derart "niedrigen" GPU-Takt verbleibt. Es ist durchaus anzunehmen, dass BigNavi grundsätzlich taktfreudig designed wurde, aber möglicherweise wurden hier am Ende vielleicht doch noch einmal +100 oder +200 MHz draufgelegt, weil man die einfach brauchte um gegen Ampere zu bestehen und eine derartige, nachgelagerte Anpassung beeinflusst natürlich auch den effektiven Yield.
*) Igor hat da mal versucht einiges zusammenzufassen, wobei aber auch bei ihm weiterhin offen bleibt, ob er möglicherweise noch etwas konkretere Infos hat, die er ggf. aus Quellenschutzgründen o. ä. nicht veröffentlicht (
denn eine gute "Vernetzung" will gehegt und gepflegt werden).
2020 war eigentlich ein erstklassiger Jahrgang für technologische Innovationen, aber es wird zugleich wohl auch als das Jahr der ultimativen Frustration der entmutigten Endverbraucher in die Geschichtsbücher eingehen, wenn sich die angepeilte Zielgruppe am Ende nicht…
www.igorslab.de