Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

[wolflux]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

Der Unterschied zwischen SMT on/off ist auf meinem Threadripper ziemlich groß.

In Tomb Raider.? Na ja , bei deiner CPU und dem Cache.
Ich will mich da auch nicht zu sehr festlegen da ich jetzt erst festgestellt habe, dass der Ramtakt ordentlich meinen 2011-3 Sockel in Schwung bringt, zumindest in Spielen.
Versuche mal einen Haswell E mit Quadchannel auf einen 4x16 Gb. 3200 er Speicher zum laufen zu bringen da wirst du kirre .
Das sind zu viele Faktoren die hier hineinspielen, Windows 10 auch Grafikkarte, SSD und Bandbreiten usw.. Mir war aufgefallen das es etwas weniger ruckelt, klar ist nur minimal aber manche behaupten genau das Gegenteil in FarCry5.
Bekommt man nicht wirklich heraus was hier alles tatsächlich wo beeinflusst .
Bin schon Happy wenn es rund läuft.

 

[empy]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

Auch wenn ich es ziemlich radikal finde, könnt ihr gerne solche Zugriffslatenzen als Leerlauf bezeichnen.

Wenn in der Zeit nichts anderes passiert, sind sie das im Endeffekt halt einfach. Die Recheneinheiten der CPU sind damit nicht beschäftigt und könnten in der Zeit, die ja relativ gesehen sehr lang ist, was anderes tun.

 

[PCGH_Torsten]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

Na, du gehst aber ins Detail. Selbst wenn der µOps nur sequentiell von Thread0 und Thread1 angesprochen werden kann, muss doch nicht zwingend ein Leerlauf vorliegen. Der Thread kann doch währenddessen irgendwelche Daten aus dem RAM oder L3 Cache ranschaufeln.

"Rechenpipeline steht still weil Thread auf Daten aus dem Speicher wartet" ist die Definition von Leerlauf.

Jo, das war der 287er/387er, ein Fließpunktkoprozessor; bis dahin waren alle X86 quasi reine Integer Maschinen. Der Chip ist seit dem 486 im Chip integriert, ein 487er board gabs allerdings schon noch: Dieser beinhaltete einen 486er DX, um einem fest verlötetem SX (wo der integrierte Coprozessor abgeschaltet war) zu ersetzen. Wiki weiß mehr: x87 – Wikipedia

Edit: Ist überhaupt gesichert, dass es sich dabei um 2 XCC Chips mit jeweils 4 deaktivierten Kernen handelt? Könnten es nicht auch genauso 6 i7 9700 oder genauer, deren Xeon Versionen sein? Wûrde schliesslich auch passen, sowohl das fehlen vom SMT als auch die 12 Speicherkanäle. Angesichts des Verbrauchs und der Abwärme eines XCC wären 6 theoretische i7 9700T wohl deutlich sparsamer

Die Desktop-Dies haben kein Interface für Multi-CPU-Konfigurationen und können somit auch keine Multi-Die-CPU bilden. Cascade Lake gehört hinsichtlich Optimierungen außerdem zur gleichen Generation wie Coffee Lake, bringt die plattformunabhängig übertragbaren Effizienz-Vorteile also automatisch mit.

Ich habe in FarCry5 mit abgeschalteten Threads flüssigere Performance.
Ich habe mich schon immer gefragt warum man Threads nicht einfach in Windows selber hinzu oder ganz abschalten kann.
Erinnert mich an CBR15 wo ich unter Preferences soviel Threads zuschalten kannst wie man möchte. Ich weiß natürlich das das eine mit dem anderen nichts zu tun hat. Ist mir nur gerade so eingefallen.

Ich habe es (als Quad-Core-Besitzer ) nie ausprobiert, man müsste einen ähnlichen Effekte erzielen, in dem man eine Anwendung im Taskmanager nur jedem zweiten Kern zuordnet.

Ich würde sagen, dass hier der Trade-Off ganz klar auf Singlethreadleistung und Multithreadleistung ist. Wenn man Threads wechselt, statt spekulative Berechnungen auszuführen, wird, wie du schon sagst, weniger umsonst gerechnet, aber die Singlethreadleistung lässt halt nach. Wenn man auf Multithreaddurchsatz aus ist, kann man dann aber direkt auch die einzelnen Kerne einfacher gestalten und sich die ganze Spekulation sparen. In bestimmten Anwendungsbereichen sicher eine sinnvolle Herangehensweise. Ich meine die frühen Atom-CPUs haben versucht mit SMT die Schwächen der simplen Kerne auszugleichen. SMT sollte deutlich weniger Chipfläche brauchen als Out-of-Order-Execution, kann beim Gesamtdurchsatz der CPU aber eine ähnliche Wirkung haben.

SMT ist für die alten in-order-Atoms essentiell, ja. Denen fehlt die gesamte aufwendige Sprungvorhersage und Fähigkeit zur spekulativen Befehlsausführung, was sie klein/billig und erstaunlich effizient (und unempfindlich gegenüber Spectre ) macht, aber auch den kompletten Stillstand der Pipeline bedeutet, wenn ein Thread nicht von sich aus Berechnungen anfordert. Wo eine OoO-CPU ohne spekulativ kommende Berechnungen durchführt, sitzt ein Atom rum und dreht Däumchen – oder arbeitet dank HT mit einem anderen Thread weiter. Eigentlich ein sehr intelligentes Konzept, aber es bietet quasi keine Möglichkeit, die Single-Thread-Leistung zu steigern. Und die war bei den Atoms so niedrig, dass sie nicht nur in Spielen, sondern bereits bei der Bedienung einiger Anwendungen zum Problem wird.

 

[wolflux]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

"Rechenpipeline steht still weil Thread auf Daten aus dem Speicher wartet" ist die Definition von Leerlauf.




Die Desktop-Dies haben kein Interface für Multi-CPU-Konfigurationen und können somit auch keine Multi-Die-CPU bilden. Cascade Lake gehört hinsichtlich Optimierungen außerdem zur gleichen Generation wie Coffee Lake, bringt die plattformunabhängig übertragbaren Effizienz-Vorteile also automatisch mit.




Ich habe es (als Quad-Core-Besitzer ) nie ausprobiert, man müsste einen ähnlichen Effekte erzielen, in dem man eine Anwendung im Taskmanager nur jedem zweiten Kern zuordnet.




SMT ist für die alten in-order-Atoms essentiell, ja. Denen fehlt die gesamte aufwendige Sprungvorhersage und Fähigkeit zur spekulativen Befehlsausführung, was sie klein/billig und erstaunlich effizient (und unempfindlich gegenüber Spectre ) macht, aber auch den kompletten Stillstand der Pipeline bedeutet, wenn ein Thread nicht von sich aus Berechnungen anfordert. Wo eine OoO-CPU ohne spekulativ kommende Berechnungen durchführt, sitzt ein Atom rum und dreht Däumchen – oder arbeitet dank HT mit einem anderen Thread weiter. Eigentlich ein sehr intelligentes Konzept, aber es bietet quasi keine Möglichkeit, die Single-Thread-Leistung zu steigern. Und die war bei den Atoms so niedrig, dass sie nicht nur in Spielen, sondern bereits bei der Bedienung einiger Anwendungen zum Problem wird.

Das schaue ich mir Morgen mal an.

Kann man die Sprungvorhersage , spekulative Befehlsausführung nicht im Bios abschalten?
Muss ich mal schauen, etwas ähnliches meine ich, hätte ich gesehen.

 

[Olstyle]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

Ganz abschalten habe ich noch nicht gesehen. Bei meinem alten X79 Board könnte man aber die Art der Spekulation an den erwarteten Workload anpassen (zumindest laut Beschreibung, Nachgemessen hab ich das nie).
Edit: Prefetch könnte man detailiert steuern, aber Branch Prediction nicht. Hier mal ein Auszug:

►Server Class
This item is used to use the Intel recommended prefech settings. Default option is:[Custom].
► Hardware Prefetcher
The processor has a hardware prefetcher that automatically analyzes its requirements and prefetches data and instructions from the memory into the Level 2 cache that are likely to be required in the near future. This reduces the latency associated with memory reads. When enabled, the processor’s hardware prefetcher will be enabled and allowed to automatically prefetch data and code for the processor. When disabled, the processor’s hardware prefetcher will be disabled.
► Adjacent Cache Line Prefetch
(Appears only when CPU supports) The processor has a hardware adjacent cache line prefetch mechanism that automatically fetches an extra 64-byte cache line whenever the processor requests for a 64-byte cache line. This reduces cache latency by making the next cache line immediately available if the processor requires it as well. When enabled, the processor will retrieve the currently requested cache line, as well as the subsequent cache line. When disabled, the processor will only retrieve the currently requested cache line.

 

[wolflux]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

Ganz abschalten habe ich noch nicht gesehen. Bei meinem alten X79 Board könnte man aber die Art der Spekulation an den erwarteten Workload anpassen (zumindest laut Beschreibung, Nachgemessen hab ich das nie).
Edit: Prefetch könnte man detailiert steuern, aber Branch Prediction nicht. Hier mal ein Auszug:

Ihr habt recht, nur teilweise kann man leicht im BIOS eingreifen.

Hier steht Hardware Prefetcher.
Wie viel Einfluss hier entsteht weiß ich nicht.

 

[DBGTKING]

AW: Cascade Lake-AP: Nach AMDs Epyc "klebt" jetzt auch Intel CPUs zusammen

"Rechenpipeline steht still weil Thread auf Daten aus dem Speicher wartet" ist die Definition von Leerlauf.

Nur blöd wenn es ab einen gewissen punkt die daten aus dem speicher nicht mehr warten muss.Also bei kleinen dateien.Also sprich bei kleinen aufnahmen,da sind nicht so viele daten in dem speicher.Ab einem gewissen punkt limitiert der speicher aber nimmer.Dann limitiert etwas anderes dann.Sei es cache oder aber das sich und das wissen wir ja einen gewissen punkt nicht mehr weiter zerlegbar ist also sprich es sich halt nicht mehr beschleunigen lässt bzw nimmer schneller werden kann.



Dachte dann ja auch hypertrading sei in gewissen dingen Flexibel.Aber ich musste feststellen das dies ja nicht so ist.
2x Programme gleichzeitig mit 2 unterschiedlichen videos + spielen gleichzeitig,hätte eigentlich mein Prozessor packen müssen.Dem war es aber nicht so.Das spiel stürzte dann einfach so ab.Ich habe es mehrmas versucht kappt.Aber jedesmal aufs gleiche stürzte es ab.Erst als ich eines pausierte dann ging es alles wieder. Also ist Hypertrading leider nicht flexibel.Ich bin entäuscht.Habe gehofft die virtuellen Kerne wenigstens hier alle zu verwenden.Aber das funktioniert ja auch nicht.Somit werden diese Kerne wohl immer bei mir brachliegen.Schade.Somit werde ich den Prozessor niemals 100 % auslasten können.