AW: Intel-CPUs: Lieferprobleme sollen weiterhin anhalten - "beunruhigende Lage" für Hersteller
Tiger Lake U mit Willow Cove-Mikroarchitektur in 10nm+ ... Ja, das habe ich auf einem Intel-Sheet gesehen, das Tiger Lake U näher spezifizierte. Neben einer größeren Überarbeitung des Cache-Subsystems und nicht näher spezifizierten Sicherheitsfeatures fand sich hier auch etwas wie "optimierte Transistorpackdichte" (frei übersetzt), d. h. eine Änderung des Fertigungsprozesses, also 10nm+.
Abgesehen davon steht in Intels aktueller Roadmap explizit 10nm+ für 2020 und 10nm++ für 2021 auf dem Plan. Intel plant hier sukzessive Prozessverbesserungen, ähnlich vergleichbar wie bei dem 14nm-Prozess P1272. Entsprechend gibt es neben dem aktuell genutzten P1274 alias 10nm auch die internen Prozessbezeichnungen P1274.7 und P1274.12, wobei unklar ist, ob man den Anhängen eine tiefere Bedeutung zuschreiben kann. Hierbei wird es sich jedoch um die beiden bereits auf der Roadmap befindlichen Prozess-Iterationen handeln.
Zudem nehme ich an, dass auch Ice Lake-SP direkt in 10nm+ gefertigt wird, während Ice Lake U quasi der "Testballon" war, um den Prozess einzufahren und den ersten Optimierungsschritt einzuleiten. Ice Lake-SP wird sicherlich nicht der große Wurf werden (jedoch immerhin 8-Kanal-Speicher und übergangsweise PCIe 4.0), jedoch ist das Produkt dennoch sehr wichtig für Intel, gerade mit Blick auf das Vertrauen der Großkunden. Deutlich mehr kann man dagegen bereits Anfang 2021 von Sapphire Rapids-SP erwarten, der neben DDR5 auch PCIe 5.0 einführen wird. Zudem würde ich hier Willow Cove als architektonischen Unterbau erwarten. (Intels umfassend EUV nutzender Prozess 7nm nennt sich P1276.)
Bezüglich dem aktuell verfügbaren "EUV" wird es etwas teuerer, aber nicht übermäßig, denn die aktuellen Prozesse verwenden nur um die 4 Schichten für die EUV-Belichtung. Der Rest wird weiterhin in DUV belichtet. Kostentechnisch wird der nächstgrößere Sprung erst beim Wechsel zu 5nm auftreten, was auch der Grund ist, warum u. a. TSMC davon ausgeht, dass viele Kunden durchaus länger bei den 7nm-Prozessen verweilen werden. Neben dem N7, N7P und N7+ wird TSMC ab Ende 2020 auch den N6 anbieten, eine Variante des N7+, die eine Schicht mehr mit EUV belichtet. Der wesentliche Punkt beim N6 wird jedoch sein, dass die Design Rules und das Tooling dem N7 sehr ähneln, d. h. Kunden können mit geringem Aufwand von N7 (ggf. auch N7P?) auf den N6 wechseln.
TSMC wird den N5 bereits im 1HJ20 in die Serienfertigung überführen (Samsung seinen 5LPE ebenfalls), voraussichtlich werden aber nur wenige Hersteller unmittelbaren Gebrauch davon machen. AMDs Zen3-Prozessoren werden es offensichtlich nicht, für Consumer-GPUs gehe ich auch nicht davon aus, möglicherweise wird aber AMDs neue Datacenter-GPGPU aka NextGen-Instinct 5nm nutzen, wenn sie erst in 2HJ20 erscheint ...
Btw, die N7+ Risk-Production ist bei TSMC schon lange vorbei (konkret seit Ende Mai). Der Prozess kann bereits volumentechnisch genutzt werden. Die kürzliche TSMC-News der "Auslieferung" erklärte lediglich, dass Kunden nun in großem Volumen ausliefern. Der Yield-Vergleich bezog sich also bzgl. des N7+ auf den produktiv laufenden Prozess.
In der Risk-Production befindet sich dagegen seit etwa der Jahresmitte TSMCs N5.
Btw zum Zweiten: Der N7+ (lang CLN7FF+) ist (ausgehend vom N7) ein eher kleinerer Schritt (so zitierte es auch mal M.Papermaster um das Next Horizon Event herum). TSMC beziffert den Prozess folgendermaßen:
- Performance (also Transistorsachaltgeschwindigkeit) vergleichbar zum N7 bzw. im kleinen, einstelligen Prozentbereich, jedenfalls so klein, dass TSMC dazu keine offizielle Zahl angibt
- Packungsdichte bzw. Flächenreduktion etwa 17 % ggü. dem N7 (geht voraussichtlich hauptsächlich auf die 4 EUV-Schichten zurück)
- Power reduction bei gleichem Takt um die 10 %
Es gab jedoch auch vereinzelte Publikationen, die die Werte etwas anders darstellten. Die offizielle TSMC-News vom Oktober hält sich hier relativ bedeckt und schreibt nur
"N7+ is also providing improved overall performance. When compared to the N7 process, N7+ provides 15% to 20% more density and improved power consumption"
Unterm Strich bleibt es zweifelsfrei ein deutlich kleinerer Schritt als der, den AMD zuvor von GFs 12LP (Zen+) auf TSMCs N7 (bzw. 7FF mit Zen2) mitnehmen konnte.
Erst der N5 wird einen größeren Sprung darstellen, wobei auch denkbar wäre, dass AMD den komplett auslässt und in 2021 den N5P verwenden wird (im 2HJ21 dann als Zen4, zumindest für Genoa?).
Intel plant in 2021 7nm bereits in kleinem Umfang zu nutzen, aktuellen Gerüchten zufolge für die Datacenter-GPGPUs. Für 2022 stehen bei Intel 7nm+ auf der Roadmap.
Interessant am Rande: In Verbindung mit der Foveros-Technik listet Intel eigene Fertigungsprozesse aus, also modifizierte Prozesse wahrscheinlich. Man kann daher voraussichtlich durchaus mehr Produkte mit Foveros und 3D-Stacking in Zukunft erwarten. Wenn ich mich recht erinnere, soll das Design der GPGPUs bereits Foveros nutzen (sowie HBM-Speicher).
Aktuelle Ergänzung:
TSMC schrieb vor gut 14 Tagen etwas von gutem Yield beim N7+:
TSMC’s N7+ Technology is First EUV Process Delivering Customer Products to Market in High Volume
wccftech behauptet nun gehört zu haben, dass der Yield dagegen eher mäßig sei:
TSMC's N7+ EUV Yield Dropped Below 70% Claims Report
Zudem scheint Apple bei seinem A13-SoC vom ursprünglich geplanten N7+ (mit EUV) Abstand genommen zu haben und verwendet nun anscheinend den N7P, so bei wccftech, macworld und AnandTech zu lesen:
Inside Apple’s A13 Bionic system-on-chip | Macworld
The Apple A13 SoC: Lightning & Thunder - The Apple iPhone 11, 11 Pro & 11 Pro Max Review: Performance, Battery, & Camera Elevated
Tiger Lake U mit Willow Cove-Mikroarchitektur in 10nm+ ... Ja, das habe ich auf einem Intel-Sheet gesehen, das Tiger Lake U näher spezifizierte. Neben einer größeren Überarbeitung des Cache-Subsystems und nicht näher spezifizierten Sicherheitsfeatures fand sich hier auch etwas wie "optimierte Transistorpackdichte" (frei übersetzt), d. h. eine Änderung des Fertigungsprozesses, also 10nm+.
Abgesehen davon steht in Intels aktueller Roadmap explizit 10nm+ für 2020 und 10nm++ für 2021 auf dem Plan. Intel plant hier sukzessive Prozessverbesserungen, ähnlich vergleichbar wie bei dem 14nm-Prozess P1272. Entsprechend gibt es neben dem aktuell genutzten P1274 alias 10nm auch die internen Prozessbezeichnungen P1274.7 und P1274.12, wobei unklar ist, ob man den Anhängen eine tiefere Bedeutung zuschreiben kann. Hierbei wird es sich jedoch um die beiden bereits auf der Roadmap befindlichen Prozess-Iterationen handeln.
Zudem nehme ich an, dass auch Ice Lake-SP direkt in 10nm+ gefertigt wird, während Ice Lake U quasi der "Testballon" war, um den Prozess einzufahren und den ersten Optimierungsschritt einzuleiten. Ice Lake-SP wird sicherlich nicht der große Wurf werden (jedoch immerhin 8-Kanal-Speicher und übergangsweise PCIe 4.0), jedoch ist das Produkt dennoch sehr wichtig für Intel, gerade mit Blick auf das Vertrauen der Großkunden. Deutlich mehr kann man dagegen bereits Anfang 2021 von Sapphire Rapids-SP erwarten, der neben DDR5 auch PCIe 5.0 einführen wird. Zudem würde ich hier Willow Cove als architektonischen Unterbau erwarten. (Intels umfassend EUV nutzender Prozess 7nm nennt sich P1276.)
Bezüglich dem aktuell verfügbaren "EUV" wird es etwas teuerer, aber nicht übermäßig, denn die aktuellen Prozesse verwenden nur um die 4 Schichten für die EUV-Belichtung. Der Rest wird weiterhin in DUV belichtet. Kostentechnisch wird der nächstgrößere Sprung erst beim Wechsel zu 5nm auftreten, was auch der Grund ist, warum u. a. TSMC davon ausgeht, dass viele Kunden durchaus länger bei den 7nm-Prozessen verweilen werden. Neben dem N7, N7P und N7+ wird TSMC ab Ende 2020 auch den N6 anbieten, eine Variante des N7+, die eine Schicht mehr mit EUV belichtet. Der wesentliche Punkt beim N6 wird jedoch sein, dass die Design Rules und das Tooling dem N7 sehr ähneln, d. h. Kunden können mit geringem Aufwand von N7 (ggf. auch N7P?) auf den N6 wechseln.
TSMC wird den N5 bereits im 1HJ20 in die Serienfertigung überführen (Samsung seinen 5LPE ebenfalls), voraussichtlich werden aber nur wenige Hersteller unmittelbaren Gebrauch davon machen. AMDs Zen3-Prozessoren werden es offensichtlich nicht, für Consumer-GPUs gehe ich auch nicht davon aus, möglicherweise wird aber AMDs neue Datacenter-GPGPU aka NextGen-Instinct 5nm nutzen, wenn sie erst in 2HJ20 erscheint ...
Btw, die N7+ Risk-Production ist bei TSMC schon lange vorbei (konkret seit Ende Mai). Der Prozess kann bereits volumentechnisch genutzt werden. Die kürzliche TSMC-News der "Auslieferung" erklärte lediglich, dass Kunden nun in großem Volumen ausliefern. Der Yield-Vergleich bezog sich also bzgl. des N7+ auf den produktiv laufenden Prozess.
In der Risk-Production befindet sich dagegen seit etwa der Jahresmitte TSMCs N5.
Btw zum Zweiten: Der N7+ (lang CLN7FF+) ist (ausgehend vom N7) ein eher kleinerer Schritt (so zitierte es auch mal M.Papermaster um das Next Horizon Event herum). TSMC beziffert den Prozess folgendermaßen:
- Performance (also Transistorsachaltgeschwindigkeit) vergleichbar zum N7 bzw. im kleinen, einstelligen Prozentbereich, jedenfalls so klein, dass TSMC dazu keine offizielle Zahl angibt
- Packungsdichte bzw. Flächenreduktion etwa 17 % ggü. dem N7 (geht voraussichtlich hauptsächlich auf die 4 EUV-Schichten zurück)
- Power reduction bei gleichem Takt um die 10 %
Es gab jedoch auch vereinzelte Publikationen, die die Werte etwas anders darstellten. Die offizielle TSMC-News vom Oktober hält sich hier relativ bedeckt und schreibt nur
"N7+ is also providing improved overall performance. When compared to the N7 process, N7+ provides 15% to 20% more density and improved power consumption"
Unterm Strich bleibt es zweifelsfrei ein deutlich kleinerer Schritt als der, den AMD zuvor von GFs 12LP (Zen+) auf TSMCs N7 (bzw. 7FF mit Zen2) mitnehmen konnte.
Erst der N5 wird einen größeren Sprung darstellen, wobei auch denkbar wäre, dass AMD den komplett auslässt und in 2021 den N5P verwenden wird (im 2HJ21 dann als Zen4, zumindest für Genoa?).
Intel plant in 2021 7nm bereits in kleinem Umfang zu nutzen, aktuellen Gerüchten zufolge für die Datacenter-GPGPUs. Für 2022 stehen bei Intel 7nm+ auf der Roadmap.
Interessant am Rande: In Verbindung mit der Foveros-Technik listet Intel eigene Fertigungsprozesse aus, also modifizierte Prozesse wahrscheinlich. Man kann daher voraussichtlich durchaus mehr Produkte mit Foveros und 3D-Stacking in Zukunft erwarten. Wenn ich mich recht erinnere, soll das Design der GPGPUs bereits Foveros nutzen (sowie HBM-Speicher).
Aktuelle Ergänzung:
TSMC schrieb vor gut 14 Tagen etwas von gutem Yield beim N7+:
TSMC’s N7+ Technology is First EUV Process Delivering Customer Products to Market in High Volume
wccftech behauptet nun gehört zu haben, dass der Yield dagegen eher mäßig sei:
TSMC's N7+ EUV Yield Dropped Below 70% Claims Report
Zudem scheint Apple bei seinem A13-SoC vom ursprünglich geplanten N7+ (mit EUV) Abstand genommen zu haben und verwendet nun anscheinend den N7P, so bei wccftech, macworld und AnandTech zu lesen:
Inside Apple’s A13 Bionic system-on-chip | Macworld
The Apple A13 SoC: Lightning & Thunder - The Apple iPhone 11, 11 Pro & 11 Pro Max Review: Performance, Battery, & Camera Elevated
Zuletzt bearbeitet:
