AMDs Bulldozer: Unzensierte und beeindruckende Benchmarks eines FX-8130P

Könnte PCGH nicht die Werte von nem 980X, 990X, 2600k, Phenom II X6 und nem Athlon II nicht mal messen und hier posten?
Die findest du mit Google in ein paar Minuten :P Ich bin ab Dienstag erst wieder im Office, die News war nur wegen meiner BD-Geilheit *Weibchen schnapp und Eis essen geh*
 
Ich kanns nachvollziehen.

Stell dir btw mal vor es gäbe sowas wie ein NDA nicht. Dann würden die Hersteller kaum Infos an die Presse rausgeben und wohl auch nur extrem wenige Samples an Tester.
Quasi alles was jetzt vor der NDA schon stattfindet - die PCGH testet ja auch vor Release - müsste dann nach der Release stattfinden. Du könntest zwar dann schon kaufen, wüsstet aber nicht was du überhaupt für ein Produkt hättest.
mir gehts darum, dass die wenigstens bekannt geben sollen wann die nda fällt... ansich ist die idee ja nicht schlecht.
 
Heee, des kann doch nich sein. Ihr könnt doch als Nerds keine Frauen kennen. Ich kann mich jetzt gar nicht mehr mit Euch identifizieren. Jetzt sag mir noch, dass Du Sport machst und ich bekomm Depressionen.
Sorry, die ist mir zugelaufen ... und ins Muay Thai, zum "Bodybuilding" und zum Windsurfen wurde ich gezwungen :P Das mit der Identifikation ist nicht schwierig - bei Kontrollen einfach den Perso zeigen :D
 
Die findest du mit Google in ein paar Minuten :P Ich bin ab Dienstag erst wieder im Office, die News war nur wegen meiner BD-Geilheit *Weibchen schnapp und Eis essen geh*

Dann dann viel Spaß beim Schlemmen.... Die Auswahl überlasse ich mal dir :devil:

Sodele, back to Topic.

Ich hab mal paar Benches mit meinem E8400@3 und 4GHz gemacht. Wie man sieht, skaliert die Bandbreite wie zu erwarten war, mit dem FSB OC linear. Ich schätze mal, dass das beim OC per Multi nicht so aussieht. Müsste man mal anschauen, werde ich aber wohl heute nicht mehr dazu kommen.

Was auch noch sehr auffällig ist, ist, dass allein FF dazu geführt hat, dass die L2 Werte fast so stark runter gegangen sind, wie beim Bench als SuperPi 8M dabei gelaufen ist.

Vergleicht man nun die Werte vom Donanimhaber ES und dem OBR ES, dann fällt einem auf, dass beim L2 nur die Read-Werte deutlich niedriger sind bei Donanimhaber, die Write- und Copy-Werte aber doch deutlich besser. Das passt absolut nicht zu der Symptomatik mit einem laufendem Programm. Man muss also wirklich davon ausgehen, dass die Caches noch ne Macke weg haben.

AIDA64_E8400_at_3GHz.png AIDA64_E8400_at_3GHz_mit_FF.png AIDA64_E8400_at_3GHz_SuperPi8M.png AIDA64_E8400_at_4GHz.png
 
mir gehts darum, dass die wenigstens bekannt geben sollen wann die nda fällt... ansich ist die idee ja nicht schlecht.

Dann würden sie ja auch sagen wann der Bulli rauskommt. Da sgeht halt nicht, sie wissen ja selbver nichtmal wann der Bulli rauskommt :ugly:

Sorry, die ist mir zugelaufen ... und ins Muay Thai, zum "Bodybuilding" und zum Windsurfen wurde ich gezwungen :P Das mit der Identifikation ist nicht schwierig - bei Kontrollen einfach den Perso zeigen :D

Naja, nach so heißen Fotos die ich von dir auf der Cebit gemacht hab ist das ja auch kein Wunder das dir die Frauen zulaufen :ugly:
 
Für was steht eigentlich nda? :huh:
Tut mir leid aber bei dieser Abkürzung habe ich echt keine Ahnu
ng.
Könnte es einer mir bitte erklären.
Das wäre extrem freundlich.

mfg

 
Danke euch Allen!!!:daumen:

Gottseidank gibt es sowas, sonst wäre die Relase total langweilig wenn wir alles schon vorher wüssten.

:pcghrockt:
 
Du meinst wohl eher, wir wüssten zum Release rein gar nichts, da eben auch die ganzen Zeitschriften etc. erst dann ihre Samples bekommen würden...
 
Du meinst wohl eher, wir wüssten zum Release rein gar nichts, da eben auch die ganzen Zeitschriften etc. erst dann ihre Samples bekommen würden...

Oder AMD würde eben selbst testen und ihre Ergebnisse dann den Medien überlassen, damit die was zu schreiben haben. :D
Aber wenn ich gucke, wann bei PCGH Abgabetermin für die Print ist... :ugly:
 
http://support.amd.com/us/Processor_TechDocs/47414.pdf

Kapitel 6, Seite 109:

The following performance caveats apply when using streaming stores on AMD Family 15h cores.
• When writing out a single stream of data sequentially, performance of AMD Family 15h
processors is comparable to previous generations of AMD processors.
• When writing out two streams of data, AMD Family 15h version 1 processors can be up to three
times slower than previous-generation AMD processors. AMD Family 15h version 2 processor
performance is approximately 1.5 times slower than previous AMD processors.
• When writing out four non-temporal streams, AMD Family 15h version 1 can be up to three
times slower than previous AMD processors. AMD Family 15h version 2 processor performance
is comparable to previous AMD processors.
• Using non-temporal stores but not writing out an entire cacheline may cause performance to be up
to six times slower than previous AMD processors.

Ob das wirklich mit den schlechten Werten des Cache etwas zu tun hat, kann ich aber nicht beurteilen. :ugly:
 
HT wird vielleicht zum Flaschenhals, aber das Speicherinterface nie und nimmer.
Wenn ich mich richtig erinnere, dann bekommt der Bulldozer ein DDR3 1866- DualChannel-Interface, wodurch du mehr Daten durchjagen kannst als durch die drei 1066- Channels eines 990X

Der Flaschenhals entsteht beim Speicher nicht durch die Bandbreite - Die Quantität an Bytes/pro Sekunde reicht. Der Haken entsteht durch die Parallelität - Wenn viele Cores - z.B. durch Virtuelle Maschinen auf verschiedene Daten in Verschiedenen Speicherbereichen zugreifen wollen. Dann muss die herkömmliche Technik nunmal eine zeitliche Reihenfolge einhalten, um alle Daten nacheinander durch den einen Bus den Cores zuzuführen. Also können nie alle Cores gleichzeitig auf ihren Speicher zugreifen.
Ich meine also nicht eine Erweiterung des Speicherbusses - eher wäre ein zweiter oder dritter Hypertransportlink mit jeweils zwei Speicherkänalen die logische Konsequenz. Das wären dann so in etwa 6 Module aufgeteilt in 3x2 Kanäle an 3 HT Links.
 
Zurück