News TSMC will mit Wafer on Wafer Chips stapeln

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu TSMC will mit Wafer on Wafer Chips stapeln

Auftragsfertiger TSMC will künftig einzelne Chips stapeln und hat in Zusammenarbeit mit Cadence eine entsprechende Technologie vorgestellt, die ab der 7-nm-Fertigung zum Einsatz kommen soll. Ziel der zwei zusammengefürhten Wafer ist, Multi-Chip-Designs günstiger zu machen.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: TSMC will mit Wafer on Wafer Chips stapeln

 

[empy]

Ich bin ja mal gespannt, wie gut das mit der Wärmeabführung klappt. Bei Flash und RAM sind ja in der Regel immer nur einzelne Blöcke zeitgleich aktiv, bei einer GPU sieht das ganz anders aus. Und beliebig parallelisieren kann man die tatsächlich auch nicht, so dass man sagen könnte "wir stapeln einfach 64 GP102 übereinander und takten die mit 50 MHz". Und dann noch das Problem mit dem Yield. Bei Speicher und GPUs kann man das sicher ungefähr die gehabt handhaben, aber bei anderen Anwendungen könnte es problematisch werden.

 

[Edelhamster]

Finde es klasse, dass die Industrie mit den Multi-Chip Ansätzen einen Ausweg aus der Big-Chip Sackgasse sucht

 

[Gamer090]

Klingt alles sher interessant und mal sehen was daraus wird und wie sich das auf die Preise für die Endkunden auswirkt.

 

[bschicht86]

Klingt insofern interessant, dass man den VRAM gleich unter das GPU-Silizium "klebt". Zwar wird der dann nicht mehr direkt gekühlt, dürfte aber weiterhin monolithische Designs wie die Titan V mitsamt VRAM "kleiner" machen. Nachteil ist dann wohl die deutlich sinkende Yield-Rate.

 

[Oberst Klink]

Ich bin ja mal gespannt, wie gut das mit der Wärmeabführung klappt. Bei Flash und RAM sind ja in der Regel immer nur einzelne Blöcke zeitgleich aktiv, bei einer GPU sieht das ganz anders aus. Und beliebig parallelisieren kann man die tatsächlich auch nicht, so dass man sagen könnte "wir stapeln einfach 64 GP102 übereinander und takten die mit 50 MHz". Und dann noch das Problem mit dem Yield. Bei Speicher und GPUs kann man das sicher ungefähr die gehabt handhaben, aber bei anderen Anwendungen könnte es problematisch werden.

Das ist überhaupt kein Problem. Die Wärme wird über das Silizium abgeleitet. Die Wärmeleitfähigkeit von Silizium ist zwar nicht so hoch wie bei Kupfer oder Alu, aber sicher hoch genug. Sonst würde man diesen Schritt gar nicht erst gehen.

 

[Sinusspass]

Das ist überhaupt kein Problem. Die Wärme wird über das Silizium abgeleitet. Die Wärmeleitfähigkeit von Silizium ist zwar nicht so hoch wie bei Kupfer oder Alu, aber sicher hoch genug. Sonst würde man diesen Schritt gar nicht erst gehen.

Ich glaube, das Problem ist eher, dass man da die Abwärme von 2 oder mehr Chips über die Fläche von nur einem abführen muss. Wenn man da mal an aktuelle Intelcpus denkt, die durch recht hohe Energiedichte auch mit guter Kühlung gerne etwas wärmer werden, einfach weil sehr viel Abwärme über eine kleine Fläche abgegeben wird. Wenn ich da an meinen 7700k denke, der unter Prime 140w verheizt und 65-70° warm wird. Zwei davon auf gleicher Fläche wird thermisch wohl nicht so leicht zu beherrschen sein. Bei Gpus sollte das zwar vorerst kein deutliches Problem sein, zumindest nicht mit gutem Kühler, aber wenn man dann mal 4 oder mehr übereinander hat, kann das schon warm werden.

 

[empy]

Das ist überhaupt kein Problem. Die Wärme wird über das Silizium abgeleitet. Die Wärmeleitfähigkeit von Silizium ist zwar nicht so hoch wie bei Kupfer oder Alu, aber sicher hoch genug. Sonst würde man diesen Schritt gar nicht erst gehen.

Laut Wikipedia:
Wärmeleitfähigkeit Kupfer: 401 W/(m·K)
Wärmeleitfähigkeit Aluminium: 237 W/(m·K)
Wärmeleitfähigkeit Silizium: 149 W/(m·K)

Wobei ich meine, dass Siliziumoxid als Isolator genutzt wird, und bei Oxiden sieht das mit den Leitwerten oft noch mal ganz anders aus.

Kann man jetzt drüber streiten, ob das gravierende Unterschiede sind. Aber einmal ist natürlich auch die Energieabgabe pro Fläche ein Problem, die Sinusspass sagt und vielleicht bilden sich erste massive Hotspots erst bei mehreren Schichten, ich meine aber auch schon gehört zu haben, dass das vermeiden von Hotspots und das Verteilen von leistungsintensiven Bereichen schon im planaren Chipdesign ein größeres Thema ist. Könnte mir zum Beispiel auch gut vorstellen, dass die AVX-Drossel bei modernen Prozessoren nicht da ist, weil man nicht dran glaub, dass der Kühler zu schwach ist, sondern der Weg von den ALUs zum Kühler das nicht packt, solange am anderen Ende nichts extremes hängt (sprich Kompressor oder LN2).

Ist wie gesagt bei nicht oder weniger leistungsintensiven Sachen eine andere Geschichte, oder halt bei Speicher, wo bedingt durch das im Vergleich zur Anzahl der Speicherzellen schmale Interface nur kleine Teile gleichzeitig aktiv sind, als bei Grafikkarten.