Nvidia Turing: Erstmals auf der Hot Chips ein Thema?
- Ersteller PCGH-Redaktion
- Erstellt am
M
matty2580
Guest
Na klar, ich habe ja auch nicht Chip-Design studiert.
Es fällt aber auch auf, dass vom Grundaufbau her Vega wie Fiji aussieht.
Polaris dagegen ist deutlich anders aufgebaut, und hat mit Fiji wenig gemeinsam.
Es fällt aber auch auf, dass vom Grundaufbau her Vega wie Fiji aussieht.
Polaris dagegen ist deutlich anders aufgebaut, und hat mit Fiji wenig gemeinsam.
Locuza
Lötkolbengott/-göttin
Bezüglich des Grundaufbaus meinst du die Einheitenbalance bezüglich des Front-Ends mit den Geometrie- und Raster-Engines, wie viele CUs das Shader-Array besitzt und wie viele ROPs beim Pixel-Backend vorzufinden sind, weil von der Mikroarchitektur selber hat sich grundlegend kaum etwas verändert bzw. ist evolutionär immer etwas besser geworden.
Die Einheitenbalance hat aber nur bezüglich der möglichen Skalierung etwas mit der Mikroarchitektur zu tun.
AMD kann auch einfach einen Vega mit 4 Shader-Engines, weniger CUs und nur 32 ROPs wie bei Polaris10 bauen.
Das würde prinzipiell auch besser skalieren, als ein fetter Vega10, weil die Leerphasen im Schnitt geringer wären, da weniger CUs gefüttert werden müssten.
Die Einheitenbalance hat aber nur bezüglich der möglichen Skalierung etwas mit der Mikroarchitektur zu tun.
AMD kann auch einfach einen Vega mit 4 Shader-Engines, weniger CUs und nur 32 ROPs wie bei Polaris10 bauen.
Das würde prinzipiell auch besser skalieren, als ein fetter Vega10, weil die Leerphasen im Schnitt geringer wären, da weniger CUs gefüttert werden müssten.
M
matty2580
Guest
Das hatte Leo noch vor dem Release von Vega geschrieben:
Und genau das hat der CB-IPC-Test jetzt noch einmal bewiesen, ein Jahr nach Release von Vega, und verbesserten Treibern.
Weitere Details zu AMDs Vega 10 ergeben nahezu vollstandige, bestatigte Hardware-Daten | 3DCenter.org
Und genau das hat der CB-IPC-Test jetzt noch einmal bewiesen, ein Jahr nach Release von Vega, und verbesserten Treibern.
Genau, also wurde Vega offensichtlich für andere Bereiche konzipiert, und könnte theoretisch effektiver sein.
Pro_PainKiller
Software-Overclocker(in)
Falsch ... klein AMD wollte mit Vega 'Radeon Instinct' erstmals eine voll & ganz auf HPC-Computing ausgerichtete GPU Architektur mit HBM2 und ECC anbieten, was voll in die Hosen ging, da AMD keine Erfahrung auf diesem Gebiet hat - im Gegensatz zu Nvidia, welche schon seit Anfang 2016 den 'Tesla' P100 mit 16GB HBM2 einsetzten und schon Jahre zuvor eng mit wichtigen Industrie-Partnern, wie IBM (Power8/9), Mellanox (InfiniBand) für den 300 GB/s NVLink Interconnect und allen grossen Player von HPC-Cluster den Grundstein gelegt haben.
>>> Nvidia Tesla – Wikipedia
Radeon Instinct™ MI25 Accelerator | AMD >> State-of-the-art memory technology: 16GB of HBM2 MEMORY with ECC and HIGH BANDWIDTH CACHE CONTROLLER (HBCC) <<
Zuletzt bearbeitet:
Locuza
Lötkolbengott/-göttin
Das bezieht sich eben nur auf die Einheitenbalance und vom Grundprinzip hat sich da nichts geändert.
Indem Sinne ist es auch nicht Vega/GCN Gen 5 spezifisch, sondern betrifft jede GCN Generation die AMD jemals spezifiziert und gebaut hat.
Egal ob GCN Gen 1-5 mit Tahiti, Cape Verde, Hawaii, Tonga, Fiji, Polaris10, 11, Vega10, alle Leiden an den grundsätzlichen Skalierungsproblemen.
Je älter die Generation, desto mehr, da AMD im Laufe der Zeit schon Detailverbesserungen angesetzt hat, um die Skalierung zu verbessern.
M
matty2580
Guest
Stimmt, aber schon damals hatte Leo dass richtig eingeschätzt, dass Vega nur mehr Leistung durch mehr Takt bekommt.
Und er wusste zu dem Zeitpunkt noch nicht einmal die Anzahl der Textureinheiten.
Bleibt zu hoffen das nach Navi AMD endlich genug Ressourcen für eine neue GPU Architektur hat.
Denn Navi wird mit großer Sicherheit noch auf GCN basieren und keinen MCM-Ansatz haben, wie viele hier hoffen.
Und er wusste zu dem Zeitpunkt noch nicht einmal die Anzahl der Textureinheiten.
Bleibt zu hoffen das nach Navi AMD endlich genug Ressourcen für eine neue GPU Architektur hat.
Denn Navi wird mit großer Sicherheit noch auf GCN basieren und keinen MCM-Ansatz haben, wie viele hier hoffen.
hugo-03
Software-Overclocker(in)
So fehlerfrei ist Nvidia anscheid ja auch nicht !? Nvidia Titan V: Angeblich mit Rechenfehler in wissenschaftlichen Anwendungen
Locuza
Lötkolbengott/-göttin
@Matty
Du unterschlägst aber den zweiten Teil:
Und genau das konnte im Vorfeld niemand fundiert abschätzen, wie viel der DSBR, dass L2$ kohärente Pixel-Backend etc. in der Praxis zusätzlich Leistung bringt bzw. es nicht tut.
Und die reine Leistungsverbesserung kommt auch offensichtlich nicht nur rein durch den höheren Takt, ansonsten wäre Vega nicht mehrere Prozent im Schnitt schneller oder gar massiv schneller, wenn Tessellation zum Einsatz kommt.
Man könnte auch einen Artikel bezüglich Skylake schreiben und auf die Schlussfolgerung kommen, dass Skylake wie Sandy-Bridge aussieht, hat 4 Kerne, 8MB L3$, 256KB L2$ pro Kern etc.
Muss wohl kaum schneller sein, oh ne Skylake ist in der Praxis über 20% schneller pro Takt.
Wie ist das nur möglich? Meine oberflächliche Einheitenanalyse ist zu dem Ergebnis gekommen das sich doch nichts verändert hat.
Du unterschlägst aber den zweiten Teil:
Und genau das konnte im Vorfeld niemand fundiert abschätzen, wie viel der DSBR, dass L2$ kohärente Pixel-Backend etc. in der Praxis zusätzlich Leistung bringt bzw. es nicht tut.
Und die reine Leistungsverbesserung kommt auch offensichtlich nicht nur rein durch den höheren Takt, ansonsten wäre Vega nicht mehrere Prozent im Schnitt schneller oder gar massiv schneller, wenn Tessellation zum Einsatz kommt.
Man könnte auch einen Artikel bezüglich Skylake schreiben und auf die Schlussfolgerung kommen, dass Skylake wie Sandy-Bridge aussieht, hat 4 Kerne, 8MB L3$, 256KB L2$ pro Kern etc.
Muss wohl kaum schneller sein, oh ne Skylake ist in der Praxis über 20% schneller pro Takt.
Wie ist das nur möglich? Meine oberflächliche Einheitenanalyse ist zu dem Ergebnis gekommen das sich doch nichts verändert hat.
Zuletzt bearbeitet:
M
matty2580
Guest
Bei Intel gab es ja (leider) auch nur über viele Jahre hinweg Minischrittchen bei der IPC, was mehr als oft hier kritisiert wurde, und zum Schluss eigentlich nur noch mehr Leistung durch mehr Cores.
Das würde meine These so gar noch bestätigen.
DSBR und die vielen anderen Änderungen bei Vega haben leider nicht den gewünschten Erfolg gebracht.
Bei Nvidia hat TBR in Kombination mit der Delta Color Compression gut funktioniert.
Das wäre wie, als wenn vom Wechsel von Kepler auf Maxwell die IPC gleich geblieben wäre, und mehr Leistung nur durch mehr Takt entsteht.
Vega hatte bisher die größten Änderungen seit Beginn von GCN.
Das würde meine These so gar noch bestätigen.
DSBR und die vielen anderen Änderungen bei Vega haben leider nicht den gewünschten Erfolg gebracht.
Bei Nvidia hat TBR in Kombination mit der Delta Color Compression gut funktioniert.
Das wäre wie, als wenn vom Wechsel von Kepler auf Maxwell die IPC gleich geblieben wäre, und mehr Leistung nur durch mehr Takt entsteht.
Vega hatte bisher die größten Änderungen seit Beginn von GCN.
Zuletzt bearbeitet:
Locuza
Lötkolbengott/-göttin
Intel ist aber am Ende bei über 20% pro Kern und Takt angekommen und hat dafür fast 5 Jahre gebraucht.
AMD war eig. schon mit GCN Gen 4 (Polaris) 7-8% schneller pro Takt als GCN Gen 3, dass GCN Gen 5 (Vega) praktisch den gleichen Vorsprung aufweist, deutet auf irgendeine Änderung hin welche sich negativ auswirkt und dann den Schnitt auf das gleiche Niveau runterzieht.
Anfangs war die Hoffnung noch da, dass AMD im Laufe der Zeit die Treiberbits für den DSBR und die neue ROP-Anbindung usw. optimieren wird und teilweise scheint das auch stattgefunden zu haben, im Schnitt selber wirkt sich das aber kaum aus.
Daher die akademische Frage, wo liegt das Problem mit Vega?
AMD war eig. schon mit GCN Gen 4 (Polaris) 7-8% schneller pro Takt als GCN Gen 3, dass GCN Gen 5 (Vega) praktisch den gleichen Vorsprung aufweist, deutet auf irgendeine Änderung hin welche sich negativ auswirkt und dann den Schnitt auf das gleiche Niveau runterzieht.
Anfangs war die Hoffnung noch da, dass AMD im Laufe der Zeit die Treiberbits für den DSBR und die neue ROP-Anbindung usw. optimieren wird und teilweise scheint das auch stattgefunden zu haben, im Schnitt selber wirkt sich das aber kaum aus.
Daher die akademische Frage, wo liegt das Problem mit Vega?
M
matty2580
Guest
Wenn du das noch nicht einmal beantworten kannst, mit deutlich mehr Hintergrundwissen, werde ich dass bestimmt nicht können. ^^
Mich erinnert das auch etwas an die vielen Bulldozerdiskussionen.
Bis heute ist ja nicht ganz geklärt, warum die Architektur so versagt hat.
Mich erinnert das auch etwas an die vielen Bulldozerdiskussionen.
Bis heute ist ja nicht ganz geklärt, warum die Architektur so versagt hat.
Zuletzt bearbeitet:
G
Gast1754557804
Guest
Tja, AMD wirkt seit einigen Jahren etwas unglücklich. Bulldozer hat auf viele Kerne und wenig IPC gesetzt, während Intel lange auf „nur“ 4C + HT mit hohem Takt gesetzt hat was sich als goldrichtig herausgestellt hat. Seit Ryzen läufts ja bei den CPUs ja wieder
greetz
hrIntelNvidia
greetz
hrIntelNvidia
Das eine hat nicht unbedingt etwas mit dem anderen zu tun. Zu Maxwell, Pascal und Volta gab es ähnliche Events nachdem die Karten bereits angekündigt bzw. veröffentlicht wurden. Bei der Vorstellung der Karten wird meist nur kurz und grob erklärt was die neue Architektur anders macht, bei diesen Events geht es aber ins Detail und vor allem auch um die Produktion der Chips. Man darf nicht vergessen wo dieser Vortrag gehalten wird und was die Leute dort wissen wollen und auf der Hot Chips geht es um Chipdesign und Produktion. Wenn man sich die Themen der 3 Vortragstage anguckt sind Grafikchips das kleinste Thema. Es wird viel über Sicherheit, AI und Deep Learning geben und am Rande was zu Grafik und Effizienz für Mobile.
Das die Architektur auf zwei Bereiche optimiert ist und nicht nur auf Gaming würde ich mal schätzen.
Die 7nm Instinct ist noch nichtmal raus. Versagt ham sie noch garnicht in diesem Bereich. Da kann sich noch was tun. (Muss zwar nicht aber kann). Vega ist von der Compute-Performance solide. Komm mal wieder runter. Ohne Witz, AMD könnte nen Titan XP Quad-SLI Killer rausbringen und du würdest immernoch meckern weil die Karte nicht grün ist. Änderungen kommen nicht so kurzfristig und es gibt sicher Verträge mit Nvidia die ihnen Abnehmer sichern. Ist bei Intel mit ihren Server-CPUs nicht anders. Kann aber ja sein, dass AMD seinen Fuß in die Tür bekommt mit Vega (auch wenn dir das offensichtlich nicht gefällt). Kann auch sein, dass das schief geht, sehen wir dann. Hat mit Epyc auch etwas gedauert, aber gab jetzt die ersten Deals.
Gerade die Modulbauweise mit Epyc zusammen macht Vega durchaus interessant.
Zuletzt bearbeitet:
G
gaussmath
Guest
Noch misteriöser wird's bei der Single Prec Performance: Compute Performance - The AMD Radeon RX Vega 64 & RX Vega 56 Review: Vega Burning Bright
Was ist da los beim Folding@Home Benchmark? Einheiten sind massig vorhanden, Bandbreite ist vorhanden. Verkackt der Scheduler?
G
Gast1748380205
Guest
Wahrscheinlich kriegt der Treiber das Scheduling nicht hin und da F@H weder Benchmarkrelevanz hat noch entscheidend für die Absatz der Karten ist, investiert AMD da nichts rein. Das ist ja das Schlimme an Vega, ohne Arbeit des Treiberteams erreicht sie fast nie eine angemessene Performance und diese Liebe gibt es eben nur für wenige High-Profile-Spiele und Anwendungen. Vega scheint nicht alter Wein zu sein, mehr alter Käse, der immer stärker stinkt.
G
gaussmath
Guest
Aber was ist das für ein Treiberarchitektur, die spezielle Anpassungen benötigt, damit der Scheduler halbwegs funktioniert? Da ist nicht gut...
Und wenn man auch nur einen Funken Ahnung hat (oder bereit wäre sich zu belesen), statt nur Überschriften nach zu plappern, wüsste man, dass der Fehler dort softwareseitig war.
armseelig / armselig | Beliebte Fehler – korrekturen.deArmseelig
Soviel dazu, Kleiner.
Zuletzt bearbeitet:
Ähnliche Themen
