Meteor Lake: Die-Shot mit erstem Blick auf das Compute-Tile

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu Meteor Lake: Die-Shot mit erstem Blick auf das Compute-Tile

Bei Meteor Lake verwendet Intel Tiles, um die CPU zusammenzusetzen und unter amderem die GÜU huckepack auf den Compute-Tile zu schnallen, wie AMD es beim Cache des Ryzen 7 5800X3D tut. Nun gibts einen ersten Blick auf das Compute-Tile.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Meteor Lake: Die-Shot mit erstem Blick auf das Compute-Tile

 

[Gast1678576202]

Die Chips zu stapeln ist der richtige weg, AMD hat es schon vorgemacht und uns allen bewiesen , das es nicht nur auf die MHZ zahlenankommt.
Nur sollte Intel bei so einem DIE-Design das verlöten dann bitte auch weglassen, am besten auch das (Übertakten) sperren/ einschränken.

 

[Gast1681636201]

Die Chips zu stapeln ist der richtige weg, AMD hat es schon vorgemacht und uns allen bewiesen , das es nicht nur auf die MHZ zahlenankommt.

Man darf aber nicht nur den positiven Aspekt hervorheben und den negativen außer Acht lassen und dieser ist eben der thermische.
Und ja es kommt nicht immer auf den Takt an, jedoch ist diese Aussage zu pauschal getroffen und eben stark abhängig vom Anwendungsbereich.

Nur sollte Intel bei so einem DIE-Design das verlöten dann bitte auch weglassen, am besten auch das (Übertakten) sperren/ einschränken.

Wieso sollte man dies tun? Der Großteil der Anwender werden ihre CPU nicht köpfen und mit TIM hat man auch den Nachteil das die Wärmeleitfähigkeit über die Dauer abnimmt. Auf langer Sicht macht verlöten mehr Sinn.

 

[Gast1678576202]

Man darf aber nicht nur den positiven Aspekt hervorheben und den negativen außer Acht lassen und dieser ist eben der thermische.
Und ja es kommt nicht immer auf den Takt an, jedoch ist diese Aussage zu pauschal getroffen und eben stark abhängig vom Anwendungsbereich.



Wieso sollte man dies tun? Der Großteil der Anwender werden ihre CPU nicht köpfen und mit TIM hat man auch den Nachteil das die Wärmeleitfähigkeit über die Dauer abnimmt. Auf langer Sicht macht verlöten mehr Sinn.

Meinte mit meiner Aussage folgendes: dass Leute trotzdem übertakten werden, auch mit technischen-Hindernissen.
Das größte Problem dabei ist ja das Thermische, hat vor und Nachteile das stapeln. Ich wollte nur die Pros und Contras auszählen die dabei entstehen.

 

[gerX7a]

Bezüglich dem Stacking ist das ein Missverständnis und nicht mit AMD vergleichbar.
AMD hat nutzt ein mehrschichtiges Substrat, das nur die Die2Die-Kommunikation abbilden muss, während da drauf die Chiplets sitzen, also kein Stacking ... bis auf die eine Ausnahme des 5800X3D als derzeit kaum erhältlichem Gaming-Marketingprestigeobjekt. Hier hat AMD tatsächlich bzgl. der Verlustleistung mit Kompromissen zu leben, da das auf das CCD gestackte Cache-Die sowie das zur Stabilität notwendige Dummy-Silizium links und recht voraussichtlich die Wärmeabfuhr behindert.
Meteor Lake wird dagegen nach bisherigem Stand ein aktives Base-Tile verwenden, auf das die weiteren Tiles wie bspw. das Compute Tile (Rechenkerne) oder das GPU Tile draufkommen, d. h. die sitzen oben drauf und damit wie gehabt direkt unter dem Heatspreader. Die Rechenlast auf dem Base-Tile dürfte sehr überschaubar sein, sodass hier nur wenig Abwärme durchgeleitet werden wird. Konkret wird man das abwarten müssen, aber das Design unterscheidet sich schon grundsätzlich von AMDs Design, auch wenn man das Ganze am Ende natürlich so weit simplifizieren kann, dass da "irgendwas, irgendwie gestapelt wird", bei AMD zumindest wenn Zen4-Ryzen's erneut mit V-Cache kommen sollte, wovon man aktuell aber noch nichts weiß sondern vorerst nur vermuten oder hoffen kann. (Denkbar wäre auch, dass sich AMD den V-Cache für einen Refresh im 2HJ23 vorbehält.)

*) Eine offene Frage ist noch, ob Zen4-Ryzens mit einer iGPU daherkommen werden und wenn ja, wie diese realisiert sein wird. Wenn diese so klein ausfällt, wie bisher vermutet, könnte man die zugehörigen, wenigen Logikblöcke direkt auf dem IOD im N6 realisieren, es würde also bei den einfacheren Ryzen's bei weiterhin zwei Chip(let)s bleiben.

 

[PCGH_Torsten]

Aktives Base-Tile? Eigentlich war für MTL nur passives EMIB im Gespräch. In Anbetracht von bis zu vier verschiedenen Chips in der höheren Ebene gibt es eigentlich auch keine Funktion mehr, die man auslagern könnte. Schon bei der Teilung in "I/O"- und "SoC"-Tile bin ich sehr gespannt, was da überhaupt noch getrennt werden soll. (Teile der Stromversorgung?) Aber MTL wird mit hoher Wahrscheinlichkeit nicht nur "wenig", sondern gar keine (Rechen-)Abwärme außerhalb der obersten Lage produzieren.

 

[DARPA]

Eigentlich war für MTL nur passives EMIB im Gespräch

MTL wird zur Überraschung mit Foveros Packaging gebaut