AW: Intel Xe: Tiefgreifende Veränderungen gegenüber bisheriger GPU-Architekturen geplant
Ja und? Wie steht denn TSMC und Samsungs 5nm Struktur zu Intels 10 nm Verfahren? Ja genau kein Riesen Unterschied also Ball flach halten.
Dein Vergleich ist nicht korrekt. Bezüglich der Strukturverkleinerung/-dichte sind in etwa folgende Prozesse (grob) vergleichbar:
1) Intel 10nm (P1274) , TSMC N7 (und N7P)
2) Intel 10nm+ (P1274) , TSMC N7+ (und N6) , Samsung 7LPP
3) Intel 7nm (P1276) , TSMC N5 , Samsung 5LPE
Auf (1) wird ausschließlich DUV verwendet, also klassische Immersionslithographie mit 193 nm Wellenlänge und massivem Multi-Pattering. Gefertigt werden in diesen aktuell Ice Lake Y/U (und Lakefield), das Zen2-Chiplet, die Renoir-APU, Navi 10 und Vega 20.
In (2) verwenden Intel's Konkurrenten bereits einige wenige Schichten, die in EUV belichtet werden (13,5 nm Wellenlänge). Bei Intel ist unbekannt, ob man für die Prozessoptimierung auch unterstützend auf EUV setzt, unwahrscheinlich wäre dies nicht, da man für 10nm+ von einer "optimierten Transistorpackung" spricht.
(Mit Blick auf Zen3 ist in 2020 die Verwendung von N7+ im Gespräch. nVidia's NextGen-GPUs verwenden Samsung's 7LPP oder eine hiervon abgeleitete Variante.)
(3) verwendet (voll)umfänglich EUV und stellt einen größeren Sprung in der Fertigungstechnik dar. TSMC gibt für den Vergleich von N5 zu N7 an: bis zu 45 % weniger Fläche, bis zu 15 % mehr Schaltgeschwindigkeit, bis zu 20 % bessere Energieeffizienz. Der Nachteil: Entwicklung und Fertigung werden für die Halbleiterhersteller noch einmal beträchtlich teuerer. (Im x86-Markt wird man jedoch erst ab frühestens 2021 5 nm-Produkte zu sehen bekommen und möglicherweise auch zuerst im Datacenter (obwohl bspw. sowohl Samsung's als auch TSMCs Prozesse bereits in 1HJ20 in die Serienproduktion überführt werden sollen.)