>> ... Denkbar ist, dass etwa die Chiplets für die Atomketne (bigLITTLE) dort gefertigt werden, oder sonstwas. Aber die Highend Komponenten eher mal nicht.
Ist das überhaupt so einfach möglich? intel möchte ihr neues Design ja modular gestalten, nutzt aber doch ein ganz anderes stackingverfahren wie TSMC, können sie da einfach einen Teil bei TSMC fertigen und das dann verwursteln? Stell ich mir etwas komplexer vor.
@Rollora: Das Szenario sieht eher unwahrscheinlich aus, wenn man sich Intel's bisherige Designphilosophie ansieht. *) Intel wird hier Compute-Einheiten bündeln (
feste Kombinationen von großen und kleinen Kernen zzgl. ihrer Caches **) und diese Tiles in der Anzahl skalieren und bereits mit EMIB sehr kompakte Designs erstellen können (
noch bevor man mittels Foveros zum 3D-Stacking greifen muss).
Zudem trifft die Aussage "
HighEnd eher nicht" schon grundsätzlich nicht zu nach heutigem Kenntnisstand, da das HighEnd-mäßigste in Ponte Vecchio (Xe-HPC), nämtlich dessen Compute Tile, explizit für die Inhouse-
und die externe Fertigung vorgesehen ist. Hinzu kommt, dass bspw. das Xe Link I/O Tile gar ausschließlich extern gefertigt werden soll, ebenso wie bspw. Xe-HPG in Gänze, d. h. Intel wird TSMC grundsätzlich für HighEnd-Komponenten verwenden. Etwas anderes ist auch gar nicht zu erwarten, denn die neuesten Prozesse sind die teuersten überhaupt und deren Verwendung amortisiert sich nur mit entsprechenden Produkten. Da Intel jedoch schon vor längerer Zeit erklärte, seine neueren Designs Node-agnostisch auszulegen, kann man sich leicht ausrechnen, dass sie diese Designs sowohl bei TSMC als auch Inhouse fertigen lassen können ***), was ihnen eine beträchtliche Flexibilität einräumt, sowohl rein bzgl. der Fertigungskapazitäten, als auch bzgl. der benötigten Materialien und Zuliefererketten.
Zumal, neben ihrer eigenen Fertigung räumt dies ihnen auch eine zusätzliche Flexibilität bei ihren IFS-Plänen ein, denn wenn ein potentieller Kunde einen topaktuellen Node buchen will (
auch hier erklärte Intel schon, dass diese nahezu zeitgleich Foundry-Kunden zur Verfügung stehen werden) und es Inhouse knapp aussieht, könnte Intel im Rahmen der bei TSMC gebuchten Kapazitäten, sofern dort noch etwas Luft ist, eigene Produkte (wieder) vermehrt nach TSMC auslagern und damit Inhouse Platz schaffen, um einen solchen Auftrag annehmen zu können. Alles in Allem eine nachvollziehbare strategische Planung, die ihnen sehr viele Möglichkeiten einräumt.
Entsprechend sinnbefreit war auch eine zuvor getätigte Aussage wie "
... wird ihnen aber nichts mehr nützen". Würden bei Intel Manager sitzen, die nutzlose Planungen und Entscheidungen aufsetzen und treffen würden, wäre Intel nicht zum Marktführer geworden und wenn unerwarteterweise doch, hätten sie diese Position heute ganz sicher nicht mehr inne.
*) Bei Lakefield handelt es sich um ein monolithisches Compute Tile, d. h. Sunny Cove + Tremont + Caches + iGPU + MediaEngine + Display auf einem Tile, bei Sapphire Rapids SP kommen aller Voraussicht nach bis zu vier Tiles zum Einsatz, bei denen es sich vermutlich gar um vollständige CPU Tiles handelt, vermutlich jeweils 15 Kerne, 2x DDR5, 16x PCIe 5.0, und ggf. auch 1x HBM2E (
sofern es für letzteres nicht ein spezialisiertes Tile gibt). Entgegen AMD hat Intel die Ressourcen hier deutlich mehr Chipdesigns zu entwickeln, was sie in der Vergangenheit schon immer getan haben, sowohl bei Servern wie auch Consumer-Produkten. Und bei Meteor Lake spricht man aktuell vom
dem Compute Tile, d. h. hier lässt sich ebenso leicht vermuten, dass dieses zumindest eine feste Kombination aus großen und kleinen Kernen sowie deren Caches darstellen wird.
Ergänzend kommt bei Meteor Lake noch hinzu, dass man auch hier schon von der Verwendung von Foveros sprach. Ob das jedes Modell oder bspw. nur die Mobile-Modelle betreffen wird, ist unklar. Mit der Fortführung des "Game-Cache" von Raptor Lake (2HJ22) könnte man selbst vermuten, dass Foveros auch bei Desktop-Modellen von MTL zum Einsatz kommen wird.
**) Für große Server vielleicht Compute Tiles nur mit großen Kernen? Granite Rapids SP möglicherweise als erstes Design dieser Art sein, das einen stark modularen Aufbau umsetzen wird? Bei dem Design bleibt zu vermuten, dass hier die gleiche Mikroarchitektur wie bei Meteor Lake zum Einsatz kommt, bzgl. der großen Kerne, entsprechend Cache-seitig und bzgl. der AVX/AMX-Extensions angepasst für das Server-Umfeld. Für Entry-Level-Server wäre aber auch hier ein zweites Tile mit zusätzlichen kleinen Kernen denkbar oder man verwendet gar gleich direkt das Compute Tile von Meteor Lake, nur in größerer Anzahl? Wer weiß ... Packaging-technisch dürfte hier Intel der Konkurrenz deutlich voraus sein, d. h. deren Möglichkeiten gehen diesbezüglich deutlich weiter, zumal sie hier auch keine Probleme zu haben scheinen Chips aus unterschiedlichen Quellen anzubinden, was ihnen eine beträchtliche Flexibilität an die Hand gibt.
***) Intels 7nm (P1276), nun werbetechnisch "
Intel 4", wird in einem vergleichbaren Zeitrahmen (im 2HJ22, vielleicht erst ab Jahresende?) zur Verfügung stehen, d. h. man hätte grob vergleichbare Prozesse und zwei alternative Fertigungsmöglichkeiten zur Verfügung.
Anmerkung: Der neue Name "
Intel 4" in zudem nicht aus der Luft gegriffen, denn Branchenkenner erklärten zu Intels 7nm schon seit langem, dass der Prozess bereits deutlich über TSMCs 5nm-Prozesse hinaus geht, d. h. hier indirekt einen Vergleich mit TSMCs kommendem N4 anzudeuten, erscheint durchaus naheliegend und sinnvoll, insbesondere, wenn man die IDM 2.0/IFS-Strategie berücksichtigt.
****) Darüber hinaus, wie Torsten schon so treffsicher formulierte und was man in einer langfristigen Planung durchaus nicht von der Hand weisen kann: "
Dann [2024+] ist TSMC für die [Intel] das fünfte Rad am Wagen, während es im Moment noch ein Stützrad ist."
