High-Bandwidth Memory: Samsung produziert HBM ab 2016

[Elkinator]

Größere Interposer sind momentan nicht machbar.

doch...
Reconstituted Wafer

 

[maguumo]

Dann eben "Größere Interposer sind momentan nicht wirtschaftlich umzusetzen". Zumindest nicht bei den Margen die man mit GPUs erzielt...

 

[MaxRink]

Wäre es nicht eigentlich Möglich zur CPU noch 8 HBM-Stacks mit insg. 2 TB/s und 64 GB auf einen Interposer zu packen und dann ein Board mit ca. 8 CPUs, auf dem dann quasi nur noch die Stromversorgung, das Chipset und die PCIe-Steckplätze untergebracht werden müssen, zu bauen?

Bin auf jeden Fall gespannt was uns noch alles so an HBM-Produkten erwartet

CPUs benötigen (aktuell) diese Transferraten gar nicht, selbst GDDR5 ist für (heutige) CPUs eigendlich schon zu schnell.

 

[CD LABS: Radon Project]

CPUs benötigen (aktuell) diese Transferraten gar nicht, selbst GDDR5 ist für (heutige) CPUs eigendlich schon zu schnell.

Die Effizienz, die Latenzen und die simpleren Boarddesigns wären aber auch für CPUs ne attraktive Sache---aber klar, APUs profitieren deutlich stärker, denn bei denen kommt halt zusätzlich noch die Bandbreite für die GPU dazu!

 

[Markus_P]

Erfahrung beim Stapeln von Speicherchips sammelte Samsung unter anderem schon mit dem hauseigenen 3D-VNAND, wie er bei den SSDs ab der 840er-Reihe zum Einsatz kommt.

Samsung hat 3D-VNAND erst aber der 850er Serie ... MLC bei der Pro und TLC bei der Evo

 

[Elkinator]

Dann eben "Größere Interposer sind momentan nicht wirtschaftlich umzusetzen".

jo, so ist es korrekt.
würde auch nichts bringen, da HBM1 aktuell mangelware ist, würde AMD mit 6 Stacks pro GPU im endeffekt weniger karten ausliefern können.

aber egal, bei HBM2 fertigt eh auch SamSemi, da wird dann der preis sinken und die verfügbarkeit steigen

 

[Elkinator]

Erfahrung beim Stapeln von Speicherchips sammelte Samsung unter anderem schon mit dem hauseigenen 3D-VNAND,

ist eigentlich eh unsinn, 3D-VNAND ist kein gestapelter speicher, auch wenn CB das immer wieder behauptet!

 

[maguumo]

Sie produzieren aber definitiv (auch) gestapelten DDR4 SDRAM, mit TSVs. Das dürfte HBM nicht so unähnlich sein.

Wer auch immer den Artikel korrigiert hat: Die Datenrate pro DQ ist immer noch falsch.

 

[Elkinator]

trotzdem ist der 3D-V-NAND halt kein 3D-speicher, das 3D ist reines marketing.
CB behauptet das auch immer, soetwas nervt halt langsam, ich will nicht immer den selben unsinn in artikeln lesen:\


ich finde redaktionen sollten sich vom marketing nicht blenden lassen!

den gestapelten DDR4 kenne ich, da sollte man sich im artikel halt darauf beziehen.

 

[maguumo]

Die anderen Fehler machen es nicht besser... Im Heft stand ja auch was zu HBM, das war deutlich fundierter. Ist aber irgendwo auch verständlich das man für die Online Nachrichten nicht das gleiche QC an den Tag legt. Da schreibt der Forencrawler fix die News, einfach damit's auch hier ist...

 

[Elkinator]

hab das heft noch nie gelesen, finde es aber schon etwas komisch.
warum haben die autoren wenn ein artikel ins heft kommt plötzlich mehr ahnung?

3D-V-NAND als Stacked-RAM zu bezeichnen ist ja eher eine massive wissenslücke:\

 

[PCGH_Torsten]

Ja. Würde das nicht ne Steigerung von 25GB/s zu 1TB/s+ pro Riegel bedeuten? Zuhause machts keinen Sinn, aber in Servern schon.

Für den Server-Einsatz ist die Kapazität von HBM-Stacks weiterhin viel zu klein. Da ist HMC die bessere Wahl und wird von Intel und Micron auch mit diesem Ziel entwickelt (siehe PCGH 01/2015). Aufgrund niedrigerer Kosten und der flexiblen Modulbauweise werden sich DIMMs aber längere Zeit neben derartigen Stacked-RAM-Lösungen behaupten können.

trotzdem ist der 3D-V-NAND halt kein 3D-speicher, das 3D ist reines marketing.
CB behauptet das auch immer, soetwas nervt halt langsam, ich will nicht immer den selben unsinn in artikeln lesen:\

3D-V-NAND als 3D Speicher zu bezeichnen ist korrekt. Die Speicherzellen sind innerhalb des Chips übereinander, also in dritter Dimension, angeordnet. Im Vergleich dazu stellen HBM und HMC eine 2,5-D-Lösung dar, bei der nur herkömmliche planare Speicherchips platzsparend gestapelt werden.
Umgekehrt bezieht Samsung seine Erfahrung mit Stacked-Packages natürlich nicht aus der dreidimensionalen Verschaltung innerhalb der DIEs, sondern aus dem Verkauf von Stacked-NAND- und Stacked-DRAM-Packages, wobei die einzelnen DIEs innerhalb der Packages verschiedenste Bauformen aufweisen können.


(Anmerkung: 2,5 D wird allerdings auch als Bezeichnung für Stacked Chips genutzt, die schmalbandig ohne TSVs kontaktiert werden.)