• Hallo Gast, du kaufst gerne günstig ein und erfährst oft vor deinen Freunden von interessanten Angeboten? Dann kannst du dein Talent als Schnäppchenjäger jetzt zu Geld machen und anderen PCGH-Lesern beim Sparen helfen! Schau einfach mal rein - beim Test der Community Deals!

AMD und Globalfoundries: Neues Wafer Supply Agreement gibt AMD mehr Freiheiten

PCGH-Redaktion

Kommentar-System
Jetzt ist Ihre Meinung gefragt zu AMD und Globalfoundries: Neues Wafer Supply Agreement gibt AMD mehr Freiheiten

AMD und Globalfoundries haben ein weiteres Abkommen über die Abnahme von Wafern geschlossen, das die beiden Unternehmen weiter voneinander löst. Bis 2024 soll AMD rund 1,6 Milliarden US-Dollar an Globalfoundries zahlen und dafür entsprechende Wafer erhalten. Der langjährige Exklusivitätsanspruch von Globalfoundries ist durch das Abkommen dafür endlich hinfällig.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: AMD und Globalfoundries: Neues Wafer Supply Agreement gibt AMD mehr Freiheiten
 

Khabarak

BIOS-Overclocker(in)
Und wie steuert das i/O das ganze? Wohl durch eine Steuereinheit/Chipsatz die auch Strom benötigt.
Dieser Reddit Thread sagt es ganz gut - auch wenn I/O generell keine Rechenkerne nach Art der X86 hat:
Recommented content - Reddit An dieser Stelle findest du externe Inhalte von Reddit. Zum Schutz deiner persönlichen Daten werden externe Einbindungen erst angezeigt, wenn du dies durch Klick auf "Alle externen Inhalte laden" bestätigst: Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit werden personenbezogene Daten an Drittplattformen übermittelt. For more information go to the privacy policy.

Für I/O braucht man unglaublich viele Verbindungen nach draußen. Die gehen auf einem Die realistisch nur an den Außenkanten.
Für jede PCIe Lane, jede Datenleitung beim RAM etc. braucht man einen Anschluss an das I/O. Das alles kostet halt tierisch viel Platz an den Außenkanten. Du kannst also innen gern schrumpfen, was du willst, die Verbindungspunkte nach außen kannst du nicht schrumpfen, weil du da bestimmte Mindestabstände einhalten musst, um dir die Signale nicht zu versauen.
 

PCGH_Torsten

Redaktion
Teammitglied
Das Silizium von Prozessoren wird seit langem in der Fläche kontaktiert, da nutzt niemand mehr auf die Kanten beschränktes Wirebonding. Das I/O-Einheiten trotzdem meist am Rand platziert werden, ist eine Optimierung der Leitungsführung: Das dickere, externe Ende einer I/O-Einheit muss mit niemandem anderen innerhalb des Chips kommunizieren, also kann es ganz nach außen. Dort zum Beispiel eine ALU zu platzieren, der Verbindungen zu vielen anderen Einheiten aufrecht erhalten muss, wäre schwieriger. Je nach verwendeten Schnittstellen ist es außerdem von Vorteil, deren Kontakte großflächig zu verteilen, um Übersprechen zu verhindern, was im engen Zentrum des Kontaktfeldes naturgemäß schwerer ist.

Für einen reinen I/O-Chip gilt all das aber nicht, da er nicht zwischen verschiedenen Einheiten optimieren kann. Hier zählen nur zwei Aspekte: Aufgrund zum Teil großer Stromstärken können die eigentlichen I/O-Ports unabhängig von der Fertigung nicht unbegrenzt miniaturisiert werden und deutliche Einsparungen an der Chip-Fläche führen zu höheren Kosten im Package, um den feineren Pitch zu kontaktieren. Beides führt zu deutlich weniger Einsparungen bei einem Node-Wechsel, aber natürlich bleiben dessen höhere mm²-Kosten in vollem Umfange erhalten, sodass sich eher alte Prozesse in abgeschriebenen Fabs lohnen, während die Integration zusätzlicher Controller-Logik ohne eigene Ausgabeeinheit (Port-Sharing, teilintegriertes LAN, WLAN, Cryptographie-Co-Prozessoren, etc.) sehr günstig möglich ist.
 
Zuletzt bearbeitet:
Oben Unten