Ryzen 6000 und Co: Neue Details zum 3D V-Cache - zündet AMD den Stapel-Turbo?

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu Ryzen 6000 und Co: Neue Details zum 3D V-Cache - zündet AMD den Stapel-Turbo?

Im Rahmen der Hot Chips 33 hat AMD weitere Details zum 3D V-Cache verraten, der auf bestehende Zen-3-Prozessoren aufmontiert werden soll. Auch andere Stapelvorhaben wurden angedeutet. So will man künftig auch CPU-Kerne übereinanderlegen.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Ryzen 6000 und Co: Neue Details zum 3D V-Cache - zündet AMD den Stapel-Turbo?

 

[Nebulus07]

So deutet AMD in Folien an, dass man künftig auch Kern auf Kern übereinanderzustapeln gedenkt.

Wird nicht kommen, die Fläche für die Wärmeabgabe ist dann zu klein. Außerdem würde man dann Kerne aufheißen die gar nicht arbeiten.

Die Zukunft sieht so aus:

Hier mal interessante Fakten ohne Blah blah:

DigiDeutsche

DigiDeutsche: Technologie: News & Aktuelles

digideutsche.com

 

[Bärenmarke]

Wird nicht kommen, die Fläche für die Wärmeabgabe ist dann zu klein. Außerdem würde man dann Kerne aufheißen die gar nicht arbeiten.

Selbstverständlich wird das auch kommen, schau dir einfach den TSMC Vortrag an. Da sprechen sie davon, wie die CPU Kerne mittels einer Metalschicht gekühlt werden sollen. Und nur weil etwas aktuell noch nicht funktioniert, muss es doch zwangsläufig für die Zukunft ausgeschlossen sein?

Hot Chips 33: TSMC zu Packaging, Kühlung und Silicon Photonics

AMD und Intel reden beim Packaging von Marktführerschaft, doch der eigentliche Star ist TSMC, wie sie zur Hot Chips 33 erneut bewiesen.

www.computerbase.de

 

[Nebulus07]

Selbstverständlich wird das auch kommen, schau dir einfach den TSMC Vortrag an. Da sprechen sie davon, wie die CPU Kerne mittels einer Metalschicht gekühlt werden sollen. Und nur weil etwas aktuell noch nicht funktioniert, muss es doch zwangsläufig für die Zukunft ausgeschlossen sein?

Hot Chips 33: TSMC zu Packaging, Kühlung und Silicon Photonics

AMD und Intel reden beim Packaging von Marktführerschaft, doch der eigentliche Star ist TSMC, wie sie zur Hot Chips 33 erneut bewiesen.

www.computerbase.de

Das klingt interessant. Intel geht den Weg in der 2D Ebene... Es wird mehr Chiplets geben, jedes Teil in der CPU wird nur noch in Chiplets auf die CPU gebracht. Cache=Chiplet, IO=Chiplet, CPU=Chiplet, GPU=Chiplet... Ich sehe auch keinen Vorteil in die Höhe zu stapeln. Das würde das Chiplet Design, möglichst einfache Chips zu bauen, doch wiedersprechen.
Dass das möglich ist mit dem Turmbau bestreitet bestimmt niemand, nur wirtschaftlich ist es nicht und auch nicht praktikabel, für den Mainstream zu teuer. 3D CPUs sind eindeutig Server CPUs.
Mal sehen was kommen wird so um die 2026...

Das ganze Thema Stacking stellt jedoch Herausforderungen an die Kühlung, ein Thema das auch Intel zur Hot Chips 33 angeschnitten hatte. Gestapelte Chips lassen sich mitunter schlecht kühlen, Zwischenschichten aus flüssigem Metall zur Kühlung sollen helfen, die dabei möglichst nah an der Wärmequelle vorbeiführen. Gegenüber der direkten Wasserkühlung im HPC-Segment gibt es für einige der Entwicklungen große Gewinne bei der Wärmeabfuhr, die Mischung aus beiden ist am Ende das Beste.

Dachte ich mir doch, nur noch mit Wasser zu kühlen...

 

[Bärenmarke]

Ich sehe auch keinen Vorteil in die Höhe zu stapeln. Das würde das Chiplet Design, möglichst einfache Chips zu bauen, doch wiedersprechen.
Dass das möglich ist mit dem Turmbau bestreitet bestimmt niemand, nur wirtschaftlich ist es nicht und auch nicht praktikabel, für den Mainstream zu teuer. 3D CPUs sind eindeutig Server CPUs.

Der Vorteil darin ist der, dass man Platz im Rack spart. Klar für den Desktop wirst du das nicht sehen, macht ja auch keinen Sinn, dass man dann plötzlich als Privatanwender 100 Kerne gestappelt hat. Ich denke das wird eine Technologie sein, dir vor allem für Supercomputer und im gewissen Serverumfeld (nicht für jeden) für Interesse sein wird.
2022-2025 werden aufjedenfall sehr spannende Jahre werden und wir werden einen extremen Boost in diesem Umfeld erfahren.

 

[Incredible Alk]

die Fläche für die Wärmeabgabe ist dann zu klein

Nur dann, wenn man die völlig am Anschlag operierenden Topmodelle im Consumermarkt betrachtet.
Betreibt man die Kerne dagegen mit 20% weniger Takt fällt die Wärmeabgabe um die Hälfte - und schon gehts. Wenn du aktuelle ZEN3-Kerne im Extremfalle (bzw. bei HCCs normalem Falle...) mit 3 statt 5 GHZ betreibst sinkt deren Wärmeabgabe derart, dass du rein thermisch gesehen auch 3 oder 4 Lagen an Kernen überanander parken könntest.

 

[Technologie_Texter]

Bald wird alles gestapelt werden können:O

Das klingt interessant. Intel geht den Weg in der 2D Ebene... Es wird mehr Chiplets geben, jedes Teil in der CPU wird nur noch in Chiplets auf die CPU gebracht. Cache=Chiplet, IO=Chiplet, CPU=Chiplet, GPU=Chiplet... Ich sehe auch keinen Vorteil in die Höhe zu stapeln. Das würde das Chiplet Design, möglichst einfache Chips zu bauen, doch wiedersprechen.
Dass das möglich ist mit dem Turmbau bestreitet bestimmt niemand, nur wirtschaftlich ist es nicht und auch nicht praktikabel, für den Mainstream zu teuer. 3D CPUs sind eindeutig Server CPUs.

Mußt du echt bei jedem Artikel, in dem es um AMD geht deine "Liebe" zu Intel kundtun?

Wie du das siehst, wissen hier wohl schon eh so ziemlich alle Forenteilnehmer, Intel liegt immer richtig und AMD immer falsch

 

[Gast1659561002]

Hier mal interessante Fakten ohne Blah blah:

DigiDeutsche

DigiDeutsche: Technologie: News & Aktuelles

digideutsche.com

peinlich. sicher alles computergenerierter datenmüll. Ich schätze, die seite dürfte theoretisch noch nichtmal existieren.

sich da Informationen zu beschaffen scheint ungefähr so sinnfrei wie Wahrheit in der Bild zu suchen.

 

[Ganjafield]

Bald haben wir alle Hochstapler im System. (ist der Schlecht)

 

[-ElCritico-]

3D V-Cache und 3D-Prozessoren sind zwei Paar Schuhe. Bei 3D Cache hat man einfach Transistoren mit 3 an Stelle von einem Bit. Als Permanentspeicher ist die Technologie zu volatile (flüchtig), als SRAM oder Cache ist die perfekt. Es wird nichts gestappelt. Prozessorkerne wiederum sind logische Einheiten, die unter anderem Cache beinhalten. Die stappelt man wirklich übereinander mit einer metallischen Isolierschicht dazwischen. Der Takt muss natürlich gesenkt werden, sonst brennt die Hütte irgendwann.

 

[Pu244]

peinlich. sicher alles computergenerierter datenmüll. Ich schätze, die seite dürfte theoretisch noch nichtmal existieren.

8 von 12 News könnten so auch auf PCGH stehen. Entweder hat PCGH stark nachgelassen und die KI ist vorangekommen. (erstaunlich, was heute möglich ist)

 

[PCGH_Torsten]

Wird nicht kommen, die Fläche für die Wärmeabgabe ist dann zu klein. Außerdem würde man dann Kerne aufheißen die gar nicht arbeiten.

Die Zukunft sieht so aus:
Anhang anzeigen 1372518

Hier mal interessante Fakten ohne Blah blah:

DigiDeutsche

DigiDeutsche: Technologie: News & Aktuelles

digideutsche.com

Die Fakten müssen irgendwo in der Auto-Übersetzung verlorengegangen sein, aber "die Zukunft" von Arrow Lake, sofern der überhaupt mehr als ein Möchtegern-Leaker-Phantasiegespinnst ist, sieht definitiv nicht so aus. Das Bild zeigt Granite Rapids, den großen Bruder von Meteor Lake.

Intel "accelerated": Neue Fertigung 2022 und 2023, 20 Ångström 2024 [Update]

Bilder zu Artikel: Intel "accelerated": Neue Fertigung 2022 und 2023, 20 Ångström 2024 [Update] - Intel Accelerated 2021 presentation Seite 16<br> Granite Rapids verspricht mehr Chiptypen (Compute + I/O + ???) und deutlich mehr Kerne auf weniger Chips als Sapphire Rapids.

www.pcgameshardware.de

 

[PCGH_Torsten]

3D V-Cache und 3D-Prozessoren sind zwei Paar Schuhe. Bei 3D Cache hat man einfach Transistoren mit 3 an Stelle von einem Bit. Als Permanentspeicher ist die Technologie zu volatile (flüchtig), als SRAM oder Cache ist die perfekt. Es wird nichts gestappelt. Prozessorkerne wiederum sind logische Einheiten, die unter anderem Cache beinhalten. Die stappelt man wirklich übereinander mit einer metallischen Isolierschicht dazwischen. Der Takt muss natürlich gesenkt werden, sonst brennt die Hütte irgendwann.

AMDs V-Cache hat das übliche eine Bit pro SRAM-Zelle, anders geht das auch technisch gar nicht, und verwendet stacked Chips, also 3D-Packaging. Das hat nichts mit V-NAND von Samsung zu tun und schon gar nicht damit, dass es den (wie Flash-Speicher aller Hersteller) mit 8 Spannungszuständen/3 Bit pro Zelle gibt.

 

[hanfi104]

Ryzen 6000 und Co: Neue Details zum 3D V-Cache - zündet AMD den Stapel-Turbo?​

Was zum F*ck bin ich lesend?!
Stapel-Turbo?

 

[Deathmachine]

Nur dann, wenn man die völlig am Anschlag operierenden Topmodelle im Consumermarkt betrachtet.
Betreibt man die Kerne dagegen mit 20% weniger Takt fällt die Wärmeabgabe um die Hälfte - und schon gehts. Wenn du aktuelle ZEN3-Kerne im Extremfalle (bzw. bei HCCs normalem Falle...) mit 3 statt 5 GHZ betreibst sinkt deren Wärmeabgabe derart, dass du rein thermisch gesehen auch 3 oder 4 Lagen an Kernen überanander parken könntest.

Was dem BIGlittle-Trend ja entgegenkommen würde.
Schnelle Kerne nach Oben, stromsparende nach Unten.
Das eventuell noch gepaart mit der On-Die-Wasserkühlung, an der geforscht wird.

 

[Technologie_Texter]

Man müßte aber nicht unbedingt viel Geld in eigene "Little-Kerne" investieren.
Da könnte man die sparsamen Kerne auch in einem anderen Prozess fertigen und auf niedrigeren Takt auslegen, aber fast das selbe Design wie bei den "normalen" Kernen nutzen.

Was man bei den "Sparkernen" reduzieren könnte und wird, ist die FPU, die in den letzten Jahren ja immer "breiter" wurde.

 

[RyzA]

Nur dann, wenn man die völlig am Anschlag operierenden Topmodelle im Consumermarkt betrachtet.
Betreibt man die Kerne dagegen mit 20% weniger Takt fällt die Wärmeabgabe um die Hälfte - und schon gehts. Wenn du aktuelle ZEN3-Kerne im Extremfalle (bzw. bei HCCs normalem Falle...) mit 3 statt 5 GHZ betreibst sinkt deren Wärmeabgabe derart, dass du rein thermisch gesehen auch 3 oder 4 Lagen an Kernen überanander parken könntest.

Dann müßten andere Verbesserungen das aber kompensieren. Sonst hat man keinen echten Leistungsgewinn, sondern nur mehr Kerne.

 

[Incredible Alk]

Sonst hat man keinen echten Leistungsgewinn, sondern nur mehr Kerne.

Also in etwa so, wie die ganzen letzten Jahre...?
Wie viel ist ein 11900K oder 5950X rein auf die IPC gesehen nochmal schneller als ein Skylake von 2015? 30% oder sowas?

Die bei weitem größten Anteile an Performancesteigerungen sind die letzte Zeit gelaufen über mehr Kerne und mehr Takt. Mit der Staplerei kommt jetzt eben die Steigerung durch mehr Cache und noch mehr Kerne und andere Einheiten/Integration weil die möglichen Leistungsgewinne durch IPC und NOCH mehr Takt eben immer kleiner werden was AMD und Intel natürlich auch wissen.

Deswegen gibts ja den Ausweg über Stapeln, integrieren, Chiplets, BigLittle und hastenichtgesehen weil auf "klassischem" Weg Mehr IPC und/oder mehr Takt kaum mehr was zu holen ist.

 

[RyzA]

Also in etwa so, wie die ganzen letzten Jahre...?
Wie viel ist ein 11900K oder 5950X rein auf die IPC gesehen nochmal schneller als ein Skylake von 2015? 30% oder sowas?

Die bei weitem größten Anteile an Performancesteigerungen sind die letzte Zeit gelaufen über mehr Kerne und mehr Takt. Mit der Staplerei kommt jetzt eben die Steigerung durch mehr Cache und noch mehr Kerne und andere Einheiten/Integration weil die möglichen Leistungsgewinne durch IPC und NOCH mehr Takt eben immer kleiner werden was AMD und Intel natürlich auch wissen.

Deswegen gibts ja den Ausweg über Stapeln, integrieren, Chiplets, BigLittle und hastenichtgesehen weil auf "klassischem" Weg Mehr IPC und/oder mehr Takt kaum mehr was zu holen ist.

Mehr Kerne und vor allem genug Kerne bekommt man doch über das klassische Design. Könnte man die Ressourcen und Platz nicht dann in andere Dinge wie Caches usw stecken?
Ich verstehe nicht ganz warum die Kerne auch stacken wollen, wenn man über das klassische Design genug Kerne bekommt. Ich glaube die neuesten Epyc Prozessoren sogar bis zu 96 Kerne pro Chip. Oder sind die auch gestackt?

 

[Incredible Alk]

Ich verstehe nicht ganz warum die Kerne auch stacken wollen, wenn man über das klassische Design genug Kerne bekommt.

Wenn du klassisch viele kerne willst brauchste viel Diespace bzw. große Einzelchips.
Wenn du stapelst kannst du beispielsweise nur 1/4 so große Einzelchips herstellen und 4 davon stapeln.

Das klingt gleich, letzteres ist aber weit weniger Yieldrateanfällig - denn wenn du einen Siliziumfehler im großen Chip hast ist der CHip für die Tonne, im zweiten Beispiel wäre einer für die Tonne und die anderen drei brauchbar. Wenn das Stacking massenware ist und nicht für sich gesehen einen großen Kostenfaktor ausmacht dann wird ein 4x8 gestackter 32-Kerner schlicht billiger als ein 32-Kern-Monoolithischer Die.

Von der Flexibilität gar nicht zu reden - es geht auch darum, mit einer Technik alle möglichen Sparten abzudecken. Wenn du beliebig kerne, Interfaces, Caches, GPUs,... auf/nebeneinander stacken kannst dann kannste auch verschiedenste Kombinationen für verschiedenste Anwendungen bauen und musst nicht für alles einen neuen sauteuren Chip auflegen. Sogar Spezialanfertigungen wären möglich (Next-Gen-Konsolen, oder große Industrieabnehmer für besondere Einsatzgebiete) ohne an der Grundlage was zu ändern.