Seite 2 von 70 1234561252 ...
  1. #11
    Avatar von Gurdi
    Mitglied seit
    30.08.2017
    Liest
    PCGH.de & Heft
    Beiträge
    10.148

    AW: Radeon VII Overclocking & Undervolting

    FanTable wäre super, irgendwie kommt der auf meine beiden F12 grade nicht klar.
    Power Mod läuft

    Etwas über 360Watt gehen durch bei maximaler Spannung. Zumindest im ersten Test, da gibts sicher noch Anwendungen die mehr brennen.
    Geändert von Gurdi (10.02.2019 um 03:35 Uhr)

    •   Alt
      Bitte einloggen, um diese Anzeige auszublenden.
       

  2. #12
    Avatar von RX480
    Mitglied seit
    28.08.2018
    Beiträge
    3.953

    AW: Radeon VII Overclocking & Undervolting

    Schöne Nachtschicht bei Euch Beiden.
    So sieht Das also aus, wenn Gurdi es langsam angehen lässt.
    "VEGA" RX56cf@ C32HG70-HDR

  3. #13
    Avatar von hellm
    Mitglied seit
    03.12.2010
    Beiträge
    2.111

    AW: Radeon VII Overclocking & Undervolting

    Asrock hat ein BIOS für die VII Phantom released, in der sich eine neue Version von Atiflash (kann ich leider nicht einfach rausschneiden) befindet. Der zweite Teil ist die exakte Kopie des VII reference BIOS, also dasselbe legacy image, sub vendor AMD, alles gleich. Nur ist da ein UEFI/GOP image mit an Bord.

    ASRock > Phantom Gaming X Radeon VII 16G

    VII.UEFI.rom.zip
    Comandante R.B.R.T. (Red BIOS Rebellion Team)
    Polaris BIOS Mod | Vega PowerPlay Mod | VII PowerPlay Mod

  4. #14
    Avatar von gaussmath
    Mitglied seit
    27.09.2007
    Beiträge
    6.336

    AW: Radeon VII Overclocking & Undervolting

    Ich werde wohl den Flüssigmetall Mod machen. Was könnt ihr mir empfehlen? Außerdem welches Set kann man nehmen für die SpaWas? Also Alukühlblöcke und Klebepads.
    Frametimes aufzeichnen und präzise analysieren:
    CapFrameX: https://github.com/DevTechProfile/CapFrameX/releases
    CX auf Twitter

  5. #15
    Avatar von Gurdi
    Mitglied seit
    30.08.2017
    Liest
    PCGH.de & Heft
    Beiträge
    10.148

    AW: Radeon VII Overclocking & Undervolting

    Zitat Zitat von gaussmath Beitrag anzeigen
    Ich werde wohl den Flüssigmetall Mod machen. Was könnt ihr mir empfehlen? Außerdem welches Set kann man nehmen für die SpaWas? Also Alukühlblöcke und Klebepads.
    Die SpaWas sind doch sowieso recht kühl. Warum willst du da noch was drauf machen?

    Zitat Zitat von hellm Beitrag anzeigen
    Asrock hat ein BIOS für die VII Phantom released, in der sich eine neue Version von Atiflash (kann ich leider nicht einfach rausschneiden) befindet. Der zweite Teil ist die exakte Kopie des VII reference BIOS, also dasselbe legacy image, sub vendor AMD, alles gleich. Nur ist da ein UEFI/GOP image mit an Bord.

    ASRock > Phantom Gaming X Radeon VII 16G

    VII.UEFI.rom.zip
    Hat das irgendwelche Auswirkungen mit dem UEFI/GOP Image?

  6. #16
    Avatar von hellm
    Mitglied seit
    03.12.2010
    Beiträge
    2.111

    AW: Radeon VII Overclocking & Undervolting

    Ja, man kann im UEFI Modus booten..

    Zur Erklärung, in so einem BIOS, ob Nvidia oder AMD, gibts bei vorhandener UEFI Unterstützung genau 2 Images; ein Legacy Rom und ein UEFI/GOP. Das ist normal, der UEFI/GOP Teil ist noch komprimiert, aber das nur am Rande, und enthält alle Infos was UEFI betrifft. Das ist dann universell für eine Gruppe von GPUs, (bei AMD v1.xx alle Karten bis einschließlich Polaris, Vega v2.0.xx und v2.5 für VII, sollte evtl auch für Vega 56/64 funzen, keine Ahnung).
    Die für uns interessanten Informationen (Taktraten, Spannngen, alles spezifische zur Karte oder bestimmten GPU) finden sich im ersten Image, dem Legacy Teil des BIOS.

    Das ich im ersten BIOS kein GOP/UEFI gefunden habe war schon sehr außergewöhnlich. Den damit muss tatsächlich CSM im BIOS aktiviert sein, da die Karte sonst nicht im UEFI booten sollte, es sei denn man hätte das woanders hingepackt oder sowas. Jetzt schiebt man die Version mit UEFI hinterher, als ob man bei AMD mal wieder nicht rechtzeitig fertig geworden wäre. Deckt sich ja so mit dem Pressestimmen.

    Also das BIOS kann jeder auf seine VII Ref packen, da es ja das Referenz BIOS mit UEFI ist. Also wirklich 1:1, nur eben vollständig.
    Comandante R.B.R.T. (Red BIOS Rebellion Team)
    Polaris BIOS Mod | Vega PowerPlay Mod | VII PowerPlay Mod

  7. #17
    Avatar von Gurdi
    Mitglied seit
    30.08.2017
    Liest
    PCGH.de & Heft
    Beiträge
    10.148

    AW: Radeon VII Overclocking & Undervolting

    Schau mal bitte ob du diesen Slider hier im Wattman irgendwie standardmäßig an die Außenkante bekommst so wie bei meiner Mausposition zu sehen. Der scheint mir der Grund zu sein warum kein OC übernommen wird derzeit. Es geht nur um den Max Slider, nicht um die Kurve selbst, die funktioniert. Wenn du das hinkriegst dürften alle overclocken können so wie es sein soll. Das wäre der Durchbruch.

    Klicken Sie auf die Grafik für eine größere Ansicht 

Name:	Screenshot (259).png 
Hits:	75 
Größe:	1,05 MB 
ID:	1032270

  8. #18
    Avatar von hellm
    Mitglied seit
    03.12.2010
    Beiträge
    2.111

    AW: Radeon VII Overclocking & Undervolting

    Über den inhalt mach ich mir auch erst später Gedanken, im Moment versuche ich noch die restlichen Bytes alle zuzuordnen, das sind ja inzwischen nicht zu wenige.

    Dann sehn wir was wir alles Steuern können, auch über Overdrive. Wenn du mehr Takt willst, da muss man glaube ich auch erstmal studieren. Aber möglich ist es, wie gesagt nur ein kleineres Rätsel. Und ich mach bald Feierabend.. war ja dann wieder lang genug heute.
    Comandante R.B.R.T. (Red BIOS Rebellion Team)
    Polaris BIOS Mod | Vega PowerPlay Mod | VII PowerPlay Mod

  9. #19
    Avatar von Gurdi
    Mitglied seit
    30.08.2017
    Liest
    PCGH.de & Heft
    Beiträge
    10.148

    AW: Radeon VII Overclocking & Undervolting

    Zitat Zitat von hellm Beitrag anzeigen
    Über den inhalt mach ich mir auch erst später Gedanken, im Moment versuche ich noch die restlichen Bytes alle zuzuordnen, das sind ja inzwischen nicht zu wenige.

    Dann sehn wir was wir alles Steuern können, auch über Overdrive. Wenn du mehr Takt willst, da muss man glaube ich auch erstmal studieren. Aber möglich ist es, wie gesagt nur ein kleineres Rätsel. Und ich mach bald Feierabend.. war ja dann wieder lang genug heute.
    Alles klar, im Grunde sollte man den finden können. Wie gesagt, dieser Max Balken ist die Quelle allen übels. Wenn du Ihn findest sag bescheid

    •   Alt
      Bitte einloggen, um diese Anzeige auszublenden.
       

  10. #20
    Avatar von hellm
    Mitglied seit
    03.12.2010
    Beiträge
    2.111

    AW: Radeon VII Overclocking & Undervolting

    Uff.. endlich fertig und alle Bytes zugeordnet. Nun müssen wir ja nur noch rausfinden was man damit anstellen kann..

    Spoiler:
    Code:
    typedef struct _ATOM_VEGA20_POWERPLAYTABLE
    {
        struct atom_common_table_header sHeader;
        {
    C2 06        USHORT usStructureSize;
    0B        UCHAR  ucTableFormatRevision;   /*Change it when the Parser is not backward compatible */
    00        UCHAR  ucTableContentRevision;  /*Change it only when the table needs to change but the firmware */
                                                       /*Image can't be updated, while Driver needs to carry the new table! */
        } ATOM_COMMON_TABLE_HEADER;
          
    02      UCHAR  ucTableRevision;
    C2 06     USHORT usTableSize;
    34 08 00 00      ULONG  ulGoldenPPID;
    A4 35 00 00      ULONG  ulGoldenRevision;
    7C 00      USHORT usFormatID;
    
    09 00 00 00      ULONG  ulPlatformCaps;
    
    1A      UCHAR  ucThermalControllerType;
    
    FA 00 (250W)     USHORT usSmallPowerLimit1;
    FA 00 (250W)     USHORT usSmallPowerLimit2;
    FA 00 (250W)     USHORT usBoostPowerLimit;
    00 00      USHORT usODTurboPowerLimit;
    00 00      USHORT usODPowerSavePowerLimit;
    76 00 (118°C)     USHORT usSoftwareShutdownTemp;
    
          ATOM_VEGA20_POWER_SAVING_CLOCK_RECORD PowerSavingClockTable;    //PowerSavingClock Mode Clock Min/Max array
        typedef struct _ATOM_VEGA20_POWER_SAVING_CLOCK_RECORD
        {
    01        UCHAR ucTableRevision;
    0B 00 00 00        ULONG PowerSavingClockCount;                // Count of PowerSavingClock Mode
            ULONG PowerSavingClockMax  [16];              // PowerSavingClock Mode Clock Maximum array In MHz
    09 07 00 00
    6E 04 00 00
    CC 03 00 00
    CC 03 00 00
    CC 03 00 00
    E8 03 00 00
    C9 04 00 00
    6E 04 00 00
    6E 04 00 00
    34 04 00 00
    2A 03 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00        
            ULONG PowerSavingClockMin  [16];              // PowerSavingClock Mode Clock Minimum array In MHz
    BC 02 00 00
    66 01 00 00
    36 01 00 00
    36 01 00 00
    36 01 00 00
    5E 01 00 00
    26 02 00 00
    66 01 00 00
    66 01 00 00
    93 00 00 00
    0E 01 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00
    00 00 00 00
        } ATOM_VEGA20_POWER_SAVING_CLOCK_RECORD;
                
          ATOM_VEGA20_OVERDRIVE8_RECORD OverDrive8Table;       //OverDrive8 Feature capabilities and Settings Range (Max and Min)
        typedef struct _ATOM_VEGA20_OVERDRIVE8_RECORD
        {
    01        UCHAR ucODTableRevision;
    0E 00 00 00        ULONG ODFeatureCount;
            UCHAR ODFeatureCapabilities [32];   //OD feature support flags
    01
    01
    01
    01
    01
    01
    01
    01
    01
    00
    01
    01
    01
    01
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00
    00    
    1D 00 00 00        ULONG ODSettingCount;
            ULONG ODSettingsMax [32];           //Upper Limit for each OD Setting
    98 08 00 00 
    98 08 00 00 
    98 08 00 00 
    C2 04 00 00 
    98 08 00 00 
    C2 04 00 00 
    98 08 00 00 
    C2 04 00 00 
    B0 04 00 00 
    14 00 00 00 
    0A 0F 00 00 
    0A 0F 00 00 
    5F 00 00 00 
    6E 00 00 00 
    02 00 00 00 
    00 00 00 00 
    01 00 00 00 
    01 00 00 00 
    01 00 00 00 
    5F 00 00 00 
    64 00 00 00 
    5F 00 00 00 
    64 00 00 00 
    5F 00 00 00 
    64 00 00 00 
    5F 00 00 00 
    64 00 00 00 
    5F 00 00 00 
    64 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00
            ULONG ODSettingsMin [32];           //Lower Limit for each OD Setting
    28 03 00 00 
    28 03 00 00 
    28 03 00 00 
    E2 02 00 00 
    28 03 00 00 
    E2 02 00 00 
    28 03 00 00 
    E2 02 00 00 
    5E 01 00 00 
    14 00 00 00 
    C2 01 00 00 
    C2 01 00 00 
    19 00 00 00 
    32 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    19 00 00 00 
    14 00 00 00 
    19 00 00 00 
    14 00 00 00 
    19 00 00 00 
    14 00 00 00 
    19 00 00 00 
    14 00 00 00 
    19 00 00 00 
    14 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00
        } ATOM_VEGA20_OVERDRIVE8_RECORD;
          
          USHORT usReserve[5];
    00 00
    00 00
    00 00
    00 00
    00 00
    
          PPTable_t smcPPTable;
          
    } ATOM_Vega20_POWERPLAYTABLE;
    
    enum ATOM_VEGA20_ODFEATURE_ID {
      ATOM_VEGA20_ODFEATURE_GFXCLK_LIMITS = 0,
      ATOM_VEGA20_ODFEATURE_GFXCLK_CURVE,
      ATOM_VEGA20_ODFEATURE_UCLK_MAX,
      ATOM_VEGA20_ODFEATURE_POWER_LIMIT,
      ATOM_VEGA20_ODFEATURE_FAN_ACOUSTIC_LIMIT,    //FanMaximumRpm
      ATOM_VEGA20_ODFEATURE_FAN_SPEED_MIN,         //FanMinimumPwm
      ATOM_VEGA20_ODFEATURE_TEMPERATURE_FAN,       //FanTargetTemperature
      ATOM_VEGA20_ODFEATURE_TEMPERATURE_SYSTEM,    //MaxOpTemp
      ATOM_VEGA20_ODFEATURE_MEMORY_TIMING_TUNE,
      ATOM_VEGA20_ODFEATURE_FAN_ZERO_RPM_CONTROL,
      ATOM_VEGA20_ODFEATURE_COUNT,
    };
    
    enum ATOM_VEGA20_ODSETTING_ID {
      ATOM_VEGA20_ODSETTING_GFXCLKFMAX = 0,
      ATOM_VEGA20_ODSETTING_GFXCLKFMIN,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEFREQ_P1,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEVOLTAGEOFFSET_P1,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEFREQ_P2,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEVOLTAGEOFFSET_P2,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEFREQ_P3,
      ATOM_VEGA20_ODSETTING_VDDGFXCURVEVOLTAGEOFFSET_P3,
      ATOM_VEGA20_ODSETTING_UCLKFMAX,
      ATOM_VEGA20_ODSETTING_POWERPERCENTAGE,
      ATOM_VEGA20_ODSETTING_FANRPMMIN,
      ATOM_VEGA20_ODSETTING_FANRPMACOUSTICLIMIT,
      ATOM_VEGA20_ODSETTING_FANTARGETTEMPERATURE,
      ATOM_VEGA20_ODSETTING_OPERATINGTEMPMAX,
      ATOM_VEGA20_ODSETTING_COUNT,
    };
    
    enum ATOM_VEGA20_PPCLOCK_ID {
      ATOM_VEGA20_PPCLOCK_GFXCLK = 0,
      ATOM_VEGA20_PPCLOCK_VCLK,
      ATOM_VEGA20_PPCLOCK_DCLK,
      ATOM_VEGA20_PPCLOCK_ECLK,
      ATOM_VEGA20_PPCLOCK_SOCCLK,
      ATOM_VEGA20_PPCLOCK_UCLK,
      ATOM_VEGA20_PPCLOCK_FCLK,
      ATOM_VEGA20_PPCLOCK_DCEFCLK,
      ATOM_VEGA20_PPCLOCK_DISPCLK,
      ATOM_VEGA20_PPCLOCK_PIXCLK,
      ATOM_VEGA20_PPCLOCK_PHYCLK,
      ATOM_VEGA20_PPCLOCK_COUNT,
    };
    
    PPTable_t {      
    
    03 00 00 00  uint32_t Version;
    
      uint32_t FeaturesToRun[2];
    FF EF F4 39
    00 00 00 00
    
    FA 00  uint16_t SocketPowerLimitAc0;
    00 00  uint16_t SocketPowerLimitAc0Tau;
    00 00  uint16_t SocketPowerLimitAc1;
    00 00  uint16_t SocketPowerLimitAc1Tau;
    00 00  uint16_t SocketPowerLimitAc2;
    00 00  uint16_t SocketPowerLimitAc2Tau;
    00 00  uint16_t SocketPowerLimitAc3;
    00 00  uint16_t SocketPowerLimitAc3Tau;
    FA 00  uint16_t SocketPowerLimitDc;
    00 00  uint16_t SocketPowerLimitDcTau;
    32 00  uint16_t TdcLimitSoc;
    00 00  uint16_t TdcLimitSocTau;
    4A 01  uint16_t TdcLimitGfx;
    00 00  uint16_t TdcLimitGfxTau;            
    
    64 00  uint16_t TedgeLimit;
    6E 00  uint16_t ThotspotLimit;
    5E 00  uint16_t ThbmLimit;
    73 00  uint16_t Tvr_gfxLimit;
    73 00  uint16_t Tvr_memLimit;
    FF FF  uint16_t Tliquid1Limit;
    FF FF  uint16_t Tliquid2Limit;
    FF FF  uint16_t TplxLimit;
    00 00 00 00  uint32_t FitLimit;
    
    00 00  uint16_t PpmPowerLimit;
    00 00  uint16_t PpmTemperatureThreshold;
    
    01  uint8_t  MemoryOnPackage;
    00  uint8_t  padding8_limits;
    73 00  uint16_t Tvr_SocLimit;
    
    00 00  uint16_t  UlvVoltageOffsetSoc;
    00 00  uint16_t  UlvVoltageOffsetGfx;
    
    00  uint8_t  UlvSmnclkDid;
    00  uint8_t  UlvMp1clkDid;
    00  uint8_t  UlvGfxclkBypass;
    00  uint8_t  Padding234;
    
    86 0B  uint16_t     MinVoltageGfx;
    22 0B  uint16_t     MinVoltageSoc;
    0B 13  uint16_t     MaxVoltageGfx;
    43 12  uint16_t     MaxVoltageSoc;
    
    26 00  uint16_t     LoadLineResistanceGfx;
    00 00  uint16_t     LoadLineResistanceSoc;
    
      DpmDescriptor_t DpmDescriptor[PPCLK_COUNT 11];
        typedef struct {
            uint8_t        VoltageMode;
            uint8_t        SnapToDiscrete;
            uint8_t        NumDiscreteLevels;
            uint8_t        padding;
            LinearInt_t    ConversionToAvfsClk;
            typedef struct {
                uint32_t m;
                uint32_t b;
            } LinearInt_t;
            QuadraticInt_t SsCurve;
            typedef struct {
                uint32_t a;
                uint32_t b;
                uint32_t c;
            } QuadraticInt_t;
        } DpmDescriptor_t;
    
        [PPCLK_GFXCLK]\n
    01              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    09              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    00 00 00 00              
    00 00 00 00              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    5B B1 BF 3E
    EC 51 F8 BE
    65 19 52 3F              
    
        [PPCLK_VCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    64 3B 9F 3F              
    16 DE A5 BD              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_DCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    35 5E 9A 3F              
    8F 36 2E 3E              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_ECLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    69 6F B0 3F              
    48 33 16 3D              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_SOCCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    E5 61 A1 3F
    12 F7 58 BD              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_UCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    03              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    B5 15 83 3F              
    C2 DD 19 3E              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_DCEFCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    86 38 86 3F              
    0E BE 30 3E              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
    
        [PPCLK_DISPCLK]\n
    00              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    83 C0 5A 3F              
    4D A1 F3 3D              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    00 00 00 00              
                  
        [PPCLK_PIXCLK]\n
    02              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    00 00 00 00              
    00 00 00 00              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    A4 70 8D 3F              
    E4 14 85 BF              
    D5 E7 32 3F              
    
        [PPCLK_PHYCLK]\n
    02              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    03              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    00 00 00 00              
    00 00 00 00              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    00 00 00 00              
    00 00 00 00              
    D5 E7 32 3F              
    
        [PPCLK_FCLK]\n
    01              .VoltageMode          = UCHAR
    01              .SnapToDiscrete       = UCHAR
    08              .NumDiscreteLevels    = UCHAR
    00              .padding              = UCHAR
                  .ConversionToAvfsClk{m = ULONG b = ULONG}
    00 00 80 3F              
    00 00 00 00              
                  .SsCurve            {a = ULONG b = ULONG c = ULONG}
    D1 91 FC 3E
    1F 85 2B BF
    32 77 75 3F              
            
      uint16_t       FreqTableGfx      [NUM_GFXCLK_DPM_LEVELS  16];
    BC 02 
    28 03 
    6E 04 
    5C 05 
    0A 06 
    93 06 
    D5 06 
    ED 06 
    09 07 
    00 00 
    00 00 
    00 00 
    00 00 
    00 00 
    00 00 
    00 00  
    
      uint16_t       FreqTableVclk     [NUM_VCLK_DPM_LEVELS    8];
    66 01 
    E6 01 
    6B 02 
    F4 02 
    52 03 
    CC 03 
    6E 04 
    6E 04    
      
      uint16_t       FreqTableDclk     [NUM_DCLK_DPM_LEVELS    8];
    36 01 
    90 01 
    0C 02 
    6B 02 
    A8 02 
    F4 02 
    52 03 
    CC 03    
      
      uint16_t       FreqTableEclk     [NUM_ECLK_DPM_LEVELS    8];
    36 01 
    90 01 
    0C 02 
    6B 02 
    A8 02 
    F4 02 
    52 03 
    CC 03  
      
      uint16_t       FreqTableSocclk   [NUM_SOCCLK_DPM_LEVELS  8];
    36 01 
    0C 02 
    37 02 
    6B 02 
    A8 02 
    F4 02 
    52 03 
    CC 03
    
      uint16_t       FreqTableUclk     [NUM_UCLK_DPM_LEVELS    4];
    5E 01 
    20 03 
    E8 03 
    E8 03
    
      uint16_t       FreqTableFclk     [NUM_FCLK_DPM_LEVELS    8];
    26 02 
    62 02 
    B2 02 
    F8 02 
    66 03 
    C0 03 
    38 04 
    C9 04 
     
      uint16_t       FreqTableDcefclk  [NUM_DCEFCLK_DPM_LEVELS 8];
    66 01 
    C6 01 
    37 02 
    A8 02 
    F4 02 
    52 03 
    CC 03 
    6E 04 
     
      uint16_t       FreqTableDispclk  [NUM_DISPCLK_DPM_LEVELS 8];
    66 01 
    C6 01 
    37 02 
    A8 02 
    F4 02 
    52 03 
    CC 03 
    6E 04  
    
      uint16_t       FreqTablePixclk   [NUM_PIXCLK_DPM_LEVELS  8];
    93 00 
    F2 00 
    58 01 
    E4 01 
    15 02 
    AA 03 
    13 04 
    34 04  
    
      uint16_t       FreqTablePhyclk   [NUM_PHYCLK_DPM_LEVELS  8];
    0E 01 
    1C 02 
    2A 03 
    00 00 
    00 00 
    00 00 
    00 00 
    00 00
    
      uint16_t       DcModeMaxFreq     [PPCLK_COUNT            11];
    09 07 
    6E 04 
    CC 03 
    CC 03 
    CC 03 
    E8 03 
    6E 04 
    6E 04 
    34 04 
    2A 03 
    C9 04
     
    00 00  uint16_t       Padding8_Clks;
    
      uint16_t       Mp0clkFreq        [NUM_MP0CLK_DPM_LEVELS 2];
    C8 00  
    2C 01  
      
      uint16_t       Mp0DpmVoltage     [NUM_MP0CLK_DPM_LEVELS 2];
    60 09  
    F0 0A
    
    28 03  uint16_t        GfxclkFidle;
    00 00  uint16_t        GfxclkSlewRate;
    00 00  uint16_t        CksEnableFreq;
    00 00  uint16_t        Padding789;
    
      QuadraticInt_t  CksVoltageOffset;
        typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
        
      uint8_t         Padding567[4];
    00 
    00 
    00 
    00 
     
    09 07  uint16_t        GfxclkDsMaxFreq;
    01  uint8_t         GfxclkSource;
    00  uint8_t         Padding456;
    
    00  uint8_t      LowestUclkReservedForUlv;
      uint8_t      Padding8_Uclk[3];
    00 
    00 
    00
    
      uint8_t      PcieGenSpeed[NUM_LINK_LEVELS 2];
    00 
    02
    
      uint8_t      PcieLaneCount[NUM_LINK_LEVELS 2];
    06 
    06
    
      uint16_t     LclkFreq[NUM_LINK_LEVELS 2];
    50 00
    34 01
    
    00 00  uint16_t     EnableTdpm;
    00 00  uint16_t     TdpmHighHystTemperature;
    00 00  uint16_t     TdpmLowHystTemperature;
    00 00  uint16_t     GfxclkFreqHighTempLimit;                     
                         
    00 00  uint16_t     FanStopTemp;
    00 00  uint16_t     FanStartTemp;
    
    90 01  uint16_t     FanGainEdge;
    90 01  uint16_t     FanGainHotspot;
    90 01  uint16_t     FanGainLiquid;
    90 01  uint16_t     FanGainVrGfx;
    90 01  uint16_t     FanGainVrSoc;
    90 01  uint16_t     FanGainPlx;
    90 01  uint16_t     FanGainHbm;
    14 00  uint16_t     FanPwmMin;
    54 0B  uint16_t     FanAcousticLimitRpm;
    54 0B  uint16_t     FanThrottlingRpm;
    0A 0F  uint16_t     FanMaximumRpm;
    5F 00  uint16_t     FanTargetTemperature;
    00 00  uint16_t     FanTargetGfxclk;
    00  uint8_t      FanZeroRpmEnable;
    02  uint8_t      FanTachEdgePerRev;
    
    00 00  int16_t      FuzzyFan_ErrorSetDelta;
    00 00  int16_t      FuzzyFan_ErrorRateSetDelta;
    00 00  int16_t      FuzzyFan_PwmSetDelta;
    00 00  uint16_t     FuzzyFan_Reserved;
    
      uint8_t           OverrideAvfsGb[AVFS_VOLTAGE_COUNT 2];
    00 
    01  
      
      uint8_t           Padding8_Avfs[2];
    00 
    00
    
      QuadraticInt_t    qAvfsGb[AVFS_VOLTAGE_COUNT 2];
        typedef struct {
    00 00 00 00        uint32_t a;
    50 8D 97 3C        uint32_t b;
    0A D7 A3 3B        uint32_t c;
        } QuadraticInt_t;
        typedef struct {
    00 00 00 00        uint32_t a;
    EA B2 98 3C        uint32_t b;
    87 A2 40 3D        uint32_t c;
        } QuadraticInt_t;
        
      DroopInt_t        dBtcGbGfxCksOn;
        typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } DroopInt_t;
        
      DroopInt_t        dBtcGbGfxCksOff;
        typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } DroopInt_t;  
        
      DroopInt_t        dBtcGbGfxAfll;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } DroopInt_t;
        
      DroopInt_t        dBtcGbSoc;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } DroopInt_t;
        
      LinearInt_t       qAgingGb[AVFS_VOLTAGE_COUNT 2];
        typedef struct {
    00 00 00 00        uint32_t m;
    00 00 00 00        uint32_t b;
        } LinearInt_t;
        typedef struct {
    00 00 00 00        uint32_t m;
    00 00 00 00        uint32_t b;
        } LinearInt_t;
        
      QuadraticInt_t    qStaticVoltageOffset[AVFS_VOLTAGE_COUNT 2];
        typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
        typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
        
      uint16_t          DcTol[AVFS_VOLTAGE_COUNT 2];
    00 00
    A0 00  
      
      uint8_t           DcBtcEnabled[AVFS_VOLTAGE_COUNT 2];
    01  
    00  
      
      uint8_t           Padding8_GfxBtc[2];
    00
    00  
      
      int16_t           DcBtcMin[AVFS_VOLTAGE_COUNT 2];
    00 00 
    00 00  
       
      uint16_t          DcBtcMax[AVFS_VOLTAGE_COUNT 2];
    A0 00 
    00 00
    
      uint8_t           XgmiLinkSpeed   [NUM_XGMI_LEVELS 2];
    08 
    10  
      
      uint8_t           XgmiLinkWidth   [NUM_XGMI_LEVELS 2];
    02 
    10
      
      uint16_t          XgmiFclkFreq    [NUM_XGMI_LEVELS 2];
    1A 04 
    4C 04 
     
      uint16_t          XgmiUclkFreq    [NUM_XGMI_LEVELS 2];
    E8 03 
    E8 03 
     
      uint16_t          XgmiSocclkFreq  [NUM_XGMI_LEVELS 2];
    E8 03 
    E8 03 
     
      uint16_t          XgmiSocVoltage  [NUM_XGMI_LEVELS 2];
    00 00 
    00 00
    
    00 00 00 00  uint32_t          DebugOverrides;
               
      QuadraticInt_t    ReservedEquation0;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
      QuadraticInt_t    ReservedEquation1;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
      QuadraticInt_t    ReservedEquation2;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
      QuadraticInt_t    ReservedEquation3;
          typedef struct {
    00 00 00 00        uint32_t a;
    00 00 00 00        uint32_t b;
    00 00 00 00        uint32_t c;
        } QuadraticInt_t;
    
    86 0B  uint16_t     MinVoltageUlvGfx;
    22 0B  uint16_t     MinVoltageUlvSoc;
    
    54 0B  uint16_t     MGpuFanBoostLimitRpm;
    00 00  uint16_t     padding16_Fan;   
    
    90 01  uint16_t     FanGainVrMem0;
    90 01  uint16_t     FanGainVrMem1;
    
      uint16_t     DcBtcGb[AVFS_VOLTAGE_COUNT 2];
    38 00 
    00 00
     
      uint32_t     Reserved[11];
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00
    
      uint32_t     Padding32[3];
    00 00 00 00  
    00 00 00 00  
    00 00 00 00 
    
    00 00  uint16_t     MaxVoltageStepGfx;
    00 00  uint16_t     MaxVoltageStepSoc;
    
    00  uint8_t      VddGfxVrMapping;
    00  uint8_t      VddSocVrMapping;
    00  uint8_t      VddMem0VrMapping;
    00  uint8_t      VddMem1VrMapping;
    
    00  uint8_t      GfxUlvPhaseSheddingMask;
    00  uint8_t      SocUlvPhaseSheddingMask;
    00  uint8_t      ExternalSensorPresent;
    00  uint8_t      Padding8_V;
    
    
    00 00  uint16_t     GfxMaxCurrent;
    00  int8_t       GfxOffset;
    00  uint8_t      Padding_TelemetryGfx;
    
    00 00  uint16_t     SocMaxCurrent;
    00  int8_t       SocOffset;
    00  uint8_t      Padding_TelemetrySoc;
    
    00 00  uint16_t     Mem0MaxCurrent;
    00  int8_t       Mem0Offset;
    00  uint8_t      Padding_TelemetryMem0;
    
    00 00  uint16_t     Mem1MaxCurrent;
    00  int8_t       Mem1Offset;
    00  uint8_t      Padding_TelemetryMem1;
    
    00  uint8_t      AcDcGpio;
    00  uint8_t      AcDcPolarity;
    00  uint8_t      VR0HotGpio;
    00  uint8_t      VR0HotPolarity;
    
    00  uint8_t      VR1HotGpio;
    00  uint8_t      VR1HotPolarity;
    00  uint8_t      Padding1;
    00  uint8_t      Padding2;
    
    00  uint8_t      LedPin0;
    00  uint8_t      LedPin1;
    00  uint8_t      LedPin2;
    00  uint8_t      padding8_4;
    
    00  uint8_t      PllGfxclkSpreadEnabled;
    00  uint8_t      PllGfxclkSpreadPercent;
    00 00  uint16_t     PllGfxclkSpreadFreq;
    
    00  uint8_t      UclkSpreadEnabled;
    00  uint8_t      UclkSpreadPercent;
    00 00  uint16_t     UclkSpreadFreq;
    
    00  uint8_t      FclkSpreadEnabled;
    00  uint8_t      FclkSpreadPercent;
    00 00  uint16_t     FclkSpreadFreq;
    
    00  uint8_t      FllGfxclkSpreadEnabled;
    00  uint8_t      FllGfxclkSpreadPercent;
    00 00  uint16_t     FllGfxclkSpreadFreq;
    
      I2cControllerConfig_t I2cControllers[I2C_CONTROLLER_NAME_COUNT 7];
        typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;
        typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;    typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;    typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;    typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;    typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;    typedef struct {
    00 00 00 00        uint32_t Enabled;
    00 00 00 00        uint32_t SlaveAddress;
    00 00 00 00        uint32_t ControllerPort;
    00 00 00 00        uint32_t ControllerName;
    00 00 00 00        uint32_t ThermalThrottler;
    00 00 00 00        uint32_t I2cProtocol;
    00 00 00 00        uint32_t I2cSpeed;
        } I2cControllerConfig_t;
    
      uint32_t     BoardReserved[10];
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00
    
      uint32_t     MmHubPadding[8];
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00 
    00 00 00 00
    
    } PPTable_t;
    ..aber wie gesagt, der Inhalt an einem anderen Tag.
    Geändert von hellm (11.02.2019 um 02:24 Uhr)
    Comandante R.B.R.T. (Red BIOS Rebellion Team)
    Polaris BIOS Mod | Vega PowerPlay Mod | VII PowerPlay Mod

Seite 2 von 70 1234561252 ...

Ähnliche Themen

  1. Antworten: 165
    Letzter Beitrag: 16.03.2019, 23:20
  2. AMD Radeon VII offiziell: Vega 20 in 7 nm erscheint nächsten Monat für Gamer
    Von PCGH-Redaktion im Forum News-Kommentare zu Grafikkarten
    Antworten: 637
    Letzter Beitrag: 03.02.2019, 17:02
  3. Radeon VII: Nvidia-CEO Jensen Huang nennt AMDs Vega-20-GPU "enttäuschend"
    Von PCGH-Redaktion im Forum News-Kommentare zu Grafikkarten
    Antworten: 618
    Letzter Beitrag: 15.01.2019, 22:29
  4. Radeon VII vs. RX Vega 64: AMD zeigt Benchmark-Ergebnisse von 25 Spielen
    Von PCGH-Redaktion im Forum News-Kommentare zu Grafikkarten
    Antworten: 105
    Letzter Beitrag: 12.01.2019, 12:58
  5. Antworten: 68
    Letzter Beitrag: 11.01.2019, 20:44

Stichworte

Berechtigungen

  • Neue Themen erstellen: Nein
  • Themen beantworten: Nein
  • Anhänge hochladen: Nein
  • Beiträge bearbeiten: Nein
  •