AMD Renoir: Kommende APU-Generation soll mit LPDDR4X und neuer Display-Engine kommen

Jetzt ist Ihre Meinung gefragt zu AMD Renoir: Kommende APU-Generation soll mit LPDDR4X und neuer Display-Engine kommen

Laut aktuellen Informationsstand will AMD in den kommenden Renoir-APUs zwar weiterhin Vega-GPUs verbauen, doch sollen diese zumindest teilweise aktualisiert werden. Neben dem Video Core Next wird auch der Display Core Next aktualisiert - sogar auf einen neueren Stand als bei den Navi-GPUs. Für mehr Leistung dürften die deutlich höhere Speichertaktraten von LPDDR4X sorgen.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: AMD Renoir: Kommende APU-Generation soll mit LPDDR4X und neuer Display-Engine kommen

Hmm, als Chiplets, GPU per PCB PCIe 4.0 x4/8 anbinden, dazu HBM 4/8/16GByte.
Dynamisch verteilt zwischen CPU/GPU.
Ein weiterer Schritt Richtung noch"mehr" "SOC".

So könnte man Ultrakompakte Geräte bauen, das das MoBo nur noch Spannungsversorgung, Schnittstellen nach Außen, Massenspeicher und 1-2 Erweiterungskarten (WLAN/Mobilfunk) bieten muss.


Idealerweise trotzdem die Möglichkeit 1-2 DIMMs nachzustecken.
Dann vielleicht 1-2GByte HBM.

mm, als Chiplets, GPU per PCB PCIe 4.0 x4/8 anbinden, dazu HBM 4/8/16GByte.

Zum Vergrößern anklicken....

Welchen Bezug hat das zu diesem Artikel?
Was willst du damit eigentlich ausdrücken?

Idealerweise trotzdem die Möglichkeit 1-2 DIMMs nachzustecken.
Dann vielleicht 1-2GByte HBM.

Zum Vergrößern anklicken....

Am Mainboard?

Research schrieb:

Hmm, als Chiplets, GPU per PCB PCIe 4.0 x4/8 anbinden, dazu HBM 4/8/16GByte.
Dynamisch verteilt zwischen CPU/GPU.
Ein weiterer Schritt Richtung noch"mehr" "SOC".

So könnte man Ultrakompakte Geräte bauen, das das MoBo nur noch Spannungsversorgung, Schnittstellen nach Außen, Massenspeicher und 1-2 Erweiterungskarten (WLAN/Mobilfunk) bieten muss.


Idealerweise trotzdem die Möglichkeit 1-2 DIMMs nachzustecken.
Dann vielleicht 1-2GByte HBM.

Zum Vergrößern anklicken....

Ich würde eher den I/O Chip in 7nm fertigen und eine 8-12CU GPU integrieren du satt ein zweiten Zen DIE einfach ein 4-8GB HBM2 Stack verpflanzen.

Dann hätten wir eine 8 Kern APUs mit 4-8GB L4 Cache/GPU Speicher, die kann von mir aus auch 125W TDP haben.

Du würdest also eine 7nm GPU mit integrierter IOD verbauen und das mit HBM2 kombinieren.
Das darf dann 125W TDP haben.

Merkst du eigentlich, daß diese "APU" keine CPU integriert hätte?
Merst du, daß 125W TDP einfach nur gestört ist, wenn es um einen Mobile-Chip geht?

Ghostshield schrieb:

Ich würde eher den I/O Chip in 7nm fertigen und eine 8-12CU GPU integrieren du satt ein zweiten Zen DIE einfach ein 4-8GB HBM2 Stack verpflanzen.

Dann hätten wir eine 8 Kern APUs mit 4-8GB L4 Cache/GPU Speicher, die kann von mir aus auch 125W TDP haben.

Zum Vergrößern anklicken....

MWn kann man momentan 2-4 Chiplets verbauen. Mit dem kleineren I/O ab 3 Aufwärts.

Was meinst du?
Irgendwie geht das aus deinem Posting nicht so ganz hervor.