Jetzt ist Ihre Meinung gefragt zu Intel-Fertigung erwartet 30 bis 50 Prozent mehr Transistoren pro Fläche, zehnmal höhere Dichte beim Interconnect
Auf dem diesjährigen IEDM hat Intel die Weiterentwicklung der eigenen Fertigung umrissen. Durch gestapelte 3D-Transistoren erwartet das Unternehmen einen um 30 bis 50 Prozent gestiegene Transistordichte. Außerdem sollen bald mehr als zehnmal so viele Interconnects möglich werden wie noch in der aktuellen Fertigung.
Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.
Zurück zum Artikel: Intel-Fertigung erwartet 30 bis 50 Prozent mehr Transistoren pro Fläche, zehnmal höhere Dichte beim Interconnect
Auf dem diesjährigen IEDM hat Intel die Weiterentwicklung der eigenen Fertigung umrissen. Durch gestapelte 3D-Transistoren erwartet das Unternehmen einen um 30 bis 50 Prozent gestiegene Transistordichte. Außerdem sollen bald mehr als zehnmal so viele Interconnects möglich werden wie noch in der aktuellen Fertigung.
Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.
Zurück zum Artikel: Intel-Fertigung erwartet 30 bis 50 Prozent mehr Transistoren pro Fläche, zehnmal höhere Dichte beim Interconnect