ruyven_macaran
Trockeneisprofi (m/w)
Naja, 5 Mio verkauft oder nicht verkauft, und halt die Ansage von den 90% der Chips sollen APUs sein bis zu diesem Zeitpunkt im nächsten Jahr, und bis Ende diesen Jahres ein Großteil. Sooooo schlecht ist die Produktion jetzt auch nicht. Es geht sicherlich noch einiges mehr, aber absolute Katastrophe ist es inzwischen sicherlich auch nicht mehr.
"soll Ende des Jahres" ist keine Angabe von Verkaufszahlen, von Wunschträumen. Und die Produktion in der Praxis sieht für mich so aus:
Soll Zustand (vor Anpassung der Termine an die Produktion): seit ~April sind knapp 10 Dekstop- und mobile Llanos verfügbar.
Ist Zustand mobil: 0 Verfügbar. 0 Systeme verfügbar. 0 vorbestellbar. 0 Systeme vorbestellbar. 0 gelistet. 0 Systeme gelistet.
Ist Zustand Desktop: 0 Verfügbar. 0 Systeme verfügbar (ausgenommen einem Laden, der zwar keinen Background, aber alles lieferbar hat ). 2 vorbestellbar - bei einem Händler. 0 Systeme vorbestellbar. Einiges gelistet - aber eben ohne Angebote.
Der P4 580 (4 GHz) war seinerzeit näher als der Verfügbarkeit, als Llano nach zwei Monaten "Marktpräsenz". So sieht für mich keine gut laufende Produktion aus. Insbesondere nicht, wenn man bedenkt, dass Llano jetzt auch noch die eigentlich für Bulldozer reservierten Kapazitäten nutzt.
Das las sich zuletzt aber anders. Also das der neue Chipsatz durchaus kompatibel ist. Wobei mir der Sinn der ganzen Aktion eh irgendwie schleierhaft bleibt. Außer die wollen so was wie HYPERshare bringen. Ein anderer Sinn entzieht sich mir da so ziemlich.
Keine Ahnung, wo du sowas gelesen hast. Keine einziges Gerücht, keine einzige Folie (darunter auch ein paar, die afaik offiziell waren) deuten eine Kompatibilität oder irgend eine der dafür nötigen Vorraussetzungen auch nur an. So1366 hat eine komplett andere Aufgabenaufteilung innerhalb der Plattform eine vollkommen andere Verbindung zwischen CPU und Mainboard. Kompatibilität ist vollkommen ausgeschlossen.
Ich hab noch gar nichts von nem nativen Hexa gehört, klingt auch irgendwie sehr unwahrscheinlich. Da müssten sowohl die Stückzahlen verdammt gut sein für die Hexa, als auch die Yeald-Raten vom Octa einfach traumhaft sein, denn was soll man denn mit den Octas machen, wo nur ein Hexa funktioniert, wenn man nen nativen Hexa in der Produktion hat???
Ich hab auch nur im Zusammenhang mit 1356 davon gehört. Da würde es eh Sinn machen, getrennte DIEs zu haben, aber allgemein sind Gerüchte zu der Plattform sowieso selten und z.T. widersprüchlich. Deswegen begann meine Aussage ja auch mit "wenn".
Also wie man es dreht und wendet, für mich klingt es einfach nicht realistisch, dass die rein aus Lust und Laune raus den Termin verschieben.
Eben. Und daraus gibt es genau zwei Schlussfolgerungen:
a) Sie verschieben den Termin aus gutem, merkwürdigerweise komplett unbekannten Grund
b) Sie verschieben den Termin nicht, obwohl einige Gerüchteköche was anderes behaupten
Ich hab meine eigene Meinung, was im letzten halben Jahrzehnt häufiger gab - Verschiebungen, zu deren Grund nichtmal ein Gerücht existiert oder Gerüchte zu Verschiebungen, die falsch waren...
Wenn ich jetzt um die Uhrzeit noch richtig rechnen kann, sind das ein Octachannel-Interface. Das hab ich so auch wo anders gelesen. Allgemein sind die Infos ja aber relativ spärlich zu finden im Netz.
Die Infos gibts ganz bequem beim Hersteller:
http://ark.intel.com/inc/images/diagrams/diagram-19.gif
Vielleicht sprichst du aber auch GENAU den Knackpunkt an. Der PCI-E 3.0! Controller in der CPU. Vielleicht hat man da ja Probleme, den wirklich mit voller Leistung zum laufen zu bekommen oder whot ever. Das ist ja wirklich das richtig neue am SBE. SB hat ja nur den 2.0er. Auch sind es verdammt viele Lanes die Sie bereitstellen wollen. Das klingt in meinen Augen realistisch, und kann auch mehr oder weniger kompliziert sein zu lösen, da eben mehr oder weniger komplett neu entwickelt.
Wenn es der PCI-E Controller ist durchaus. Immerhin gibt es ja kaum eine Chance für jemanden der mal ein ES in die Finger bekommt dieses zu testen, ob der auch wirklich 3.0 liefert, oder alle angepriesenen Lanes.
Die PCIe3 Unterstützung ist noch gar nicht mal solange bekannt, sie ist beim derartigen Markt kein wichtiges Feature und sie ist etwas so grundlegendes, dass ich abschließende, negativ ausgehende Tests nicht ein Quartal NACH den ersten Mainboards erwarten würde. Intel hat scheinbar schon Validierungsmuster ausgeliefert, d.h. sie sollten die grundlegenden Elemente im Griff haben - mit defekten Chips kann man nunmal nicht Validieren.
Die einzige Option, die ich in diesem Zusammenhang sehe:
- Die Integration von PCIe3 ist nicht schwer, sondern im Gegenteil relativ leicht
& Die alten Gerüchte, die PCIe3 ausschließlich ab Ivy Bridge erwarteten, hatten Recht
& Die alten Gerüchte, die So1356 und So2011 mit PCIe3 zeigten, waren Wunschträume oder Fehlinterpretationen (Intel hat ja die schlechte Angewohnheit, bis heute alle CPU-Lanes mit duplex Bandbreite anzugeben, während seit SB-U die Chipsätze mit einfacher präsentiert werden - das verwirrt viele Autoren)
& Intel hat nach dem bekanntwerden der Probleme bei GF (d.h. vermutlich erst Anfang dieses Jahres) beschlossen, den bereits fertigen SB-E, für den Mainboardhersteller bereits fertige Boards hatten, noch einmal zurückzupfeifen und die unerwartet hohe Zeitreserve bis zum Bulldozerlaunch zu nutzen, um ihn von PCIe2 auf PCIe3 aufzurüsten.
Das würde auch erklären, warum sich die Gerüchteküche erst so spät über PCIe3 einig wurde und warum Boards und Chipsatz und ES so fertig wirkten. Aber wie man sieht verlangt es eine ziemlich lange Kette von recht unwahrscheinlichen Elementen. Da glaube ich eher daran, dass die Verschiebung auf Frühjahr 12 eine Ente ist.
Ich mein nicht den GF100, der in den Handel gekommen ist, sondern die ersten Fermis, die gar nicht funktioniert haben, weil die Interconnect-Struktur (FABRIC) nicht funktioniert hat. Die komplette Kommunikation zwischen den CUDA-Cores war wohl am Arsch, und ist halt erst ganz zum Schluss aufgefallen. Das hat die 6 Monate + extrem schlechteres Leistung/Watt-Verhältnis zur Folge gehabt.
Ich kann nur den Punkt mit der fehlenden Prototypenfertigung wiederholen: Nvidia muss afaik relativ lange mit simulierten Chips arbeiten und kriegt erst nach dem ersten Tape-Out echtes Silizium in die Hände - und im Falle TSMC 28 nm mussten sie dann noch eine Weile warten, bis es funktionierendes Silizium war. Den Revisionsnummern nach haben sie normalerweise alles ordentlich gemacht und brauchen dann höchstens noch 2-3 kleinere Überarbeitungen zur Serienreife.
Intel dagegen kann viel früher Kleinserien auflegen und würde solche Fehler vermutlich 2 Jahre vor geplanter Markteinführung bemerken und beheben. Afaik zählt Intel, genauso wie TSMC, Änderungen am Silizium und am Routing genauso mit Buchstaben und Zahl. Während Nvidia-GPUs oft als A2 - A4 Stepping erscheinen (d.h. erste Silizium und 2-4 mal überarbeitetes Routing), ist es bei Intel keineswegs selten der Fall, dass die ersten Verkaufsmodelle C oder D Steppings tragen. E sind afaik auch schon vorgekommen und werden bei den meisten CPUs nachgeschoben, bevor sie den Markt wieder verlassen. Einige Kerne haben es sogar bis zu G gebracht.
Das ist eben "real men have fabs" - und "real men" sind ja auch dafür bekannt, alles durchzuprobieren, bis sie eine wirklich gute Lösung haben, anstatt jahrelang zu planen und sich dann manchmal richtig auf die Schnauze zu legen
Na doch ne ganze Menge von Leuten, die mit FullCustom-Designs was am Hut haben. Gab auch genug Seiten renomierte Seiten, die mit einigen Monaten gerechnet haben, und für die der eingetroffene Fall ja als absoluter Glückfall gehandelt wurde. Gab doch auch genug Diskussionen, ob Intel nicht doch vorher darüber Bescheid gewusst hat, und gehofft hat, das es entweder so durch geht, oder halt mit SB einfach auf den Markt wollte, warum auch immer. Das hat ja teils doch einige Wellen geschlagen, weil Sie es eben in dieser extrem kurzen Zeit geschafft haben, die wirklich vielen sehr spanisch vorkommt. Klar hat Intel teils andere Mittel, aber man kann mit Geld auch nicht alles beliebig beschleunigen.
Ich kenn die Gerüchte, die besonders AMD-Fans gerne weiter verbreitet haben, aber es fällt schon auf, das kein einziges davon aus Richtung Intel kam und kein einziges davon eine schlüssige Logik beinhalte - im Gegensatz zur offiziellen Fassung, die jeden einzelnen Aspekt erklären kann. Und ich persönlich sehe auch kein Problem mit der kurzen Zeit. Entwicklungszeit war gleich 0, Fehlersuche zum Beginn der Massenpanik schon fast abgeschlossen - was bleibt ist die Zeit für die Herstellung der Masken (die haben sehr viele Leute mit der Zeit zum 08/15-Bestellen einer Maske verwechselt - und das kann Intels Geld nun wirklich einen Unterschied machen) und Produktion/Packaging/Einbau. Das sind ein paar Wochen und der zögerliche Anlauf einschließlich der Resteverwertung defekter Chips im OEM-Markt weißt daraufhin, dass man wirklich auf jegliche weitere Zwischenlagerung verzichtet hat.
P.S.:
SB-U = So1155 (afaik nicht offiziell, aber in Anlehnung an die alten Single-CPU Xeon U)
SB mit Dual-Sockel gibt es bislang nicht, das wäre der 1356. Belibte Bezeichnung ist SB-ES. (und -EP für So2011 Quad und -E für Single-CPU Desktop 2011)