min. 20% hat Intel afaik schon für IBU versprochen, wobei die meisten Gerüchteköche das als IPC interpretiert haben und dank feinerer Fertigung sollte zusätzlich mehr Takt drinne sein. SBE kann mit doppelter Kernzahl kontern, muss aber sicherlich den Takt senken, um im TDP-Limit zu bleiben. Unterm Strich würde ich da keinen Vorteil für SBE erwarten, der die ungleich höheren Kosten rechtfertigen könnte. Erst mit Multi-CPU wirds interessant.
Alle Meldungen die diesbezüglich aber genannt wurden, sprachen von der Leistung von IB im Vergleich zu SB. Der CPU Part war da von Seiten Intels nach keiner mir bekannten Mitteilung explizit gemeint, sondern immer das Gesamtkonzept, wobei ja immer betont wurde, wie wichtig einem die iGPU sei.
Abwarten. Llano verkauft sich besser, als GF produzieren kann. Es gibt aber sehr viele Anzeichen dafür, dass das nicht wirklich schwer ist. Wie im Llano-News-Thread ausführlich diskutiert, ist die Zahl der Anwendungsszenarien, in denen Desktop-Llanos ihre GPU zum Vorteil ausspielen können, gering. (Verbrauch-)Tests der Mobile-Plattform stehen noch aus, aber wenn man die 1,4 V Katastrophe als Ausgangspunkt nimmt, sollte der i3 auch da besser stehen, als man vor 6 Monaten erwartet hätte. Außerdem darf man nicht vergessen, dass sich ein nenneswerter Teil von Intels Produktpalette so oder so oberhalb von Llano befindet -> Sicherlich sollten sie etwas machen. Aber es ist keineswegs so, dass die aktuellen Produkte Ladenhüter wären.
Naja, 5 Mio verkauft oder nicht verkauft, und halt die Ansage von den 90% der Chips sollen APUs sein bis zu diesem Zeitpunkt im nächsten Jahr, und bis Ende diesen Jahres ein Großteil. Sooooo schlecht ist die Produktion jetzt auch nicht. Es geht sicherlich noch einiges mehr, aber absolute Katastrophe ist es inzwischen sicherlich auch nicht mehr.
Und die FABs hat Intel im Zuge der Wirtschaftskrise geöffnet, als einfach die Nachfrage wegbrach. Seitdem die Absatzzahlen wieder deutlich am steigen sind, hört man da wenig von. Sicherlich ist eine Fabumrüstung kein Zuckerschlecken, aber muss das ganze auch als kontinuirlichen Prozess sehen. Afaik ist ein Teil der FABs immer noch bei 65 nm oder gar 90 nm. Die kann man 2012 auch für Chipsätze nicht mehr wirklich gebrauchen. Ob man eine FAB nun aber auf 32 nm oder auf 28 nm umrüstet, dürfte sich -über die resultierende Nutzungsdauer- nicht mehr unterscheiden, wenn man erstmal die Technik hat.
Naja, die Lüftung muss schon noch besser sein, aber unterm Strich, ja die Umrüstung sollte sich nicht sooo viel geben.
Mit den Chipsätzen liegst du aber falsch. Die neuen Chipsätze sind nicht So1366-kompatibel. Man könnte sie ggf. mit einem X58 kombinieren (was, abseits von SAS, keine Vorteile gegenüber einer z.B. X58/Z68 Kombi bringt), aber bei dem Show-Board hat Asus die So1366 CPU einfach an den zweiten QPI der So2011 CPU gehängt.
Das las sich zuletzt aber anders. Also das der neue Chipsatz durchaus kompatibel ist. Wobei mir der Sinn der ganzen Aktion eh irgendwie schleierhaft bleibt. Außer die wollen so was wie HYPERshare bringen. Ein anderer Sinn entzieht sich mir da so ziemlich.
Ich rede schon von So2011 (oder ggf. 1356). Ich habe da noch keine sichere Bestätigung von Hexacore-DIEs gehört. Sicher: Es wird Hexacore-Modelle auf Basis der erwarteten Octacore-DIEs geben. Aber das wäre zu teuer. Einen So2011 IB-E könnte man lohnend nur über einem reinen So2011 Hexacore SB-E positionieren - wenns den denn gibt. Ansonsten läuft es auf ersetzen oder nicht erstzen hinaus. Je nachdem, wann Haswell kommt.
Ich hab noch gar nichts von nem nativen Hexa gehört, klingt auch irgendwie sehr unwahrscheinlich. Da müssten sowohl die Stückzahlen verdammt gut sein für die Hexa, als auch die Yeald-Raten vom Octa einfach traumhaft sein, denn was soll man denn mit den Octas machen, wo nur ein Hexa funktioniert, wenn man nen nativen Hexa in der Produktion hat???
Die Preisfrage ist ja: Macht Intel das überhaupt, oder wirds nur erzählt?
Und bislang fehlt eben eine Erklärung, die es wahrscheinlich erscheinen lässt.
Ja das ist hier so etwas wie der heilige Gral. Aber was machen die mit ihrer Produktion? Die kostet ja auch ein schweine Geld im Unterhalt. Und einfach so Chips auf Halde produzieren??? Also ich weiß nicht. Da könnte man doch im Moment doch einfach den Preis etwas höher ansetzen und damit dennoch attraktiver sein, da man sich einfach weniger Prozessoren braucht, bzw. weniger Strom um im Serverbereich seine Aufgabe zu erfüllen. Wenn die Produktion echt problemlos läuft, dann sollten in den 3-6 Monaten doch Chips in gigantischen Massen produziert werden. Intel hat ja allgemein ne gute Verfügbarkeit zum Start, also müssten Sie eigentlich schon dort genug Produziert haben, um einen Launch zu realisieren, also wenn man davon ausgeht, dass es echt absolut keine Probleme gibt.
Warum dann aber Massenhaft Chips rum liegen haben im Lager???? Das ist doch alles totes Kapital, das kostet doch nur Geld....
Also wie man es dreht und wendet, für mich klingt es einfach nicht realistisch, dass die rein aus Lust und Laune raus den Termin verschieben.
Westmere-EX und SB-E haben beide 32 nm und Quad-Channel. Westmere-EX hat zusätzlich zwei Kerne mehr und mehr Cache, das stimmt - aber SB-E hat den PCIe3-Controller. Die Fertigungsprobleme könnten durchaus ähnlich sein. Aber: Die für SB-E sollten nicht höher sein, als die gelösten für W-EX und somit keine Verschiebung des Releases um 100% hervorrufen.
Die Preise resultieren übrigens aus der Exklusivität des Marktes und der Entwicklung. W-EX müssen auch über kleine Stückzahlen genug Gewinn einfahren.
Also ich zitier jetzt mal
Techchannel.de:
Jeder Xeon E7 besitzt - wie bereits der Xeon 7500 - zwei integrierte Speicher-Controller. Jeder Controller verfügt über zwei sogenannte "Scalable Memory Interfaces" SMI. Dabei handelt es sich um serielle Highspeed-Links. Die insgesamt vier SMI-Links eines Xeon E7 steuern jeweils einen eigenen "Scalable Memory Interconnect with Buffers" SMB an. Jeder SMB kann im Dual-Channel-Mode bis zu vier Registered DDR3-DIMMs mit 800 oder 1066 MHz ansprechen. Das Memory-Subsystem eines Xeon E7 kann somit 16 DIMMs via acht Channels ansteuern.
Wenn ich jetzt um die Uhrzeit noch richtig rechnen kann, sind das ein Octachannel-Interface. Das hab ich so auch wo anders gelesen. Allgemein sind die Infos ja aber relativ spärlich zu finden im Netz.
Vielleicht sprichst du aber auch GENAU den Knackpunkt an. Der PCI-E 3.0! Controller in der CPU. Vielleicht hat man da ja Probleme, den wirklich mit voller Leistung zum laufen zu bekommen oder whot ever. Das ist ja wirklich das richtig neue am SBE. SB hat ja nur den 2.0er. Auch sind es verdammt viele Lanes die Sie bereitstellen wollen. Das klingt in meinen Augen realistisch, und kann auch mehr oder weniger kompliziert sein zu lösen, da eben mehr oder weniger komplett neu entwickelt
Aber das sind keine realistischen Fälle für eine 5 monatige Verschiebung, erst recht nicht, wenn man noch 5 Monate bis zum ursprünglichen Termin Zeit hat. AMDs TLB hat <3 Monate zwischen Entdeckung und Marktverfügbarkeit korrigierter Versionen gebraucht, Intels SATA-Problem sogar nur 5 Wochen. Wenn man den Zeitaufwand für Identifizierung, Packaging und Vertrieb abzieht, dann sollten zwischen Identifizierung des Problems (d.h. der erste Zeitpunkt, wo man eine Verschiebung festsetzen könnte) und Produktionsbeginn der korrigierten Fassung 8 respektive 2-3 Wochen gelegen haben. Das reicht als Erklärung nicht annähernd.
Wenn es der PCI-E Controller ist durchaus. Immerhin gibt es ja kaum eine Chance für jemanden der mal ein ES in die Finger bekommt dieses zu testen, ob der auch wirklich 3.0 liefert, oder alle angepriesenen Lanes.
Der Hauptgrund, der mir die Sache einfach unrealistisch macht ist aber, das ich mir einfach absolut nicht vorstellen kann, das Intel da hundertausende oder Millionen von Hochpreis CPUs im Lager rumliegen lässt. Das wäre doch totaler Irrsinn.
Nvidia hat den Nachteil, dass sie keine eigene Prototypenfertigung haben und trotzdem ist ihnen sowas wie Fermi nur das eine Mal passiert, wo TSMC bis kurz vor Marktstart quasi nicht liefern konnte. Wenn man frühzeitig Testmuster hat, passieren so grundlegende Konzeptionsfehler nicht - und ES haben ja auch schon bewiesen, dass Intel ein funktionierendes Design in der Tasche hat. Bis zum bisherigen Starttermin dürften ohnehin noch einige Optimierungsstufen der Masken vorgesehen sein, da kann man kleinere Fehler ohne zusätzliche Verzögerung beheben.
Davon abgesehen war selbst die erste Fermi-Generation zwar schlecht im Vergleich zur exzellenten HD5000, aber keineswegs ein Produkt, dass man um ein halbes Jahr hätte verschieben müssen.
Ich mein nicht den GF100, der in den Handel gekommen ist, sondern die ersten Fermis, die gar nicht funktioniert haben, weil die Interconnect-Struktur (FABRIC) nicht funktioniert hat. Die komplette Kommunikation zwischen den CUDA-Cores war wohl am Arsch, und ist halt erst ganz zum Schluss aufgefallen. Das hat die 6 Monate + extrem schlechteres Leistung/Watt-Verhältnis zur Folge gehabt.
Das war kein Glücksfall und niemand hat mit 3 Monaten gerechnet.
Es war eine fehlgeschlagene Optimierung vom Prototypen zur Serie. Das einzig problematische war, dass es kein ja/nein Fehler war und man ihn überhaupt erstmal nachstellen musste. Danach copy/paste der Vorserienvariante des Bereiches und auf die fertigen Masken warten.
Na doch ne ganze Menge von Leuten, die mit FullCustom-Designs was am Hut haben. Gab auch genug Seiten renomierte Seiten, die mit einigen Monaten gerechnet haben, und für die der eingetroffene Fall ja als absoluter Glückfall gehandelt wurde. Gab doch auch genug Diskussionen, ob Intel nicht doch vorher darüber Bescheid gewusst hat, und gehofft hat, das es entweder so durch geht, oder halt mit SB einfach auf den Markt wollte, warum auch immer. Das hat ja teils doch einige Wellen geschlagen, weil Sie es eben in dieser extrem kurzen Zeit geschafft haben, die wirklich vielen sehr spanisch vorkommt. Klar hat Intel teils andere Mittel, aber man kann mit Geld auch nicht alles beliebig beschleunigen.