Blackout27
Lötkolbengott/-göttin
dafür allerdings auch DDR5X und 256Bit
Was kann man dann erwarten? Glaube Apple bekommt bei 256 Bit LPPD5 auf 200GB/s
Wäre vielleicht noch etwas wenig für 2560 Shader samt CPU oder?
dafür allerdings auch DDR5X und 256Bit
8000er DDR5 dürfte aber nicht so arg limitieren . Die ARC 380 zumindest dürfte die APU locker eintüten wenn nicht sogar die ARC 750, bin ich von überzeugt. Soll sich ja angeblich mit Nvidias RTX 4070 Laptop anlegen können.du hängst mit einer iGPU ja trotzdem nur am DDR5 Speicherbus, schneller ist evtl trotzdem die 380, und außerdem kaufen sowas ja nicht nur Chinesen: wenn du eine kleine GPU nachrüsten möchtest/musst ist das Ding nicht unpraktisch, etwa auch dank AV1 encode (bis auf die SAM/ReBar Abhängigkeit)
Ja klar wird das bremsen, dem wollte ich auch keinesfalls widersprechen. Aber ich denke LPDDR5X mit 256Bit wird das ganze schon ordentlich anheizen. Soweit ich weiß, ist bisher DDR5 und 128Bit das höchste der Gefühle, DDR5X sollte die Bandbreite um 30% anheben, dazu eine Verdoppelung der Anbindung und voila! 260% Bandbreite zu anderen APUs. Man dürfte also in etwa bei der halben Bandbreite einer 4070 (Desktop Version = 504GB/s)) landen, was für eine APU definitiv schonmal mehr als ein großer Schritt in die richtige Richtung ist!Was kann man dann erwarten? Glaube Apple bekommt bei 256 Bit LPPD5 auf 200GB/s
Wäre vielleicht noch etwas wenig für 2560 Shader samt CPU oder?
die hat ja sogar nur 186 GB/s Bandbreite, erst die 750 knallt mit vollem 256Bit Interface rein.Die ARC 380
Ja klar wird das bremsen, dem wollte ich auch keinesfalls widersprechen. Aber ich denke LPDDR5X mit 256Bit wird das ganze schon ordentlich anheizen. Soweit ich weiß, ist bisher DDR5 und 128Bit das höchste der Gefühle, DDR5X sollte die Bandbreite um 30% anheben, dazu eine Verdoppelung der Anbindung und voila! 260% Bandbreite zu anderen APUs. Man dürfte also in etwa bei der halben Bandbreite einer 4070 (Desktop Version = 504GB/s)) landen, was für eine APU definitiv schonmal mehr als ein großer Schritt in die richtige Richtung ist!
Aber ja, da stimme ich dir zu, dies wird die APU in ihrer Leistung begrenzen und das auch schon ordentlich.
die hat ja sogar nur 186 GB/s Bandbreite, erst die 750 knallt mit vollem 256Bit Interface rein.
Hast du dafür eine Quelle? Ich habe jetzt nur rausbekommen, dass Intels E-Cores kein AVX512 unterstützen, weswegen man bei den CPUs entweder AVX512 oder die E-Cores nutzen kann. Die Tatsache, dass sonst zwei Kerntypen mit verschiedenem Befehlssatz gleichzeitig laufen würden, hat mich stutzig gemacht. An sich sollte das kein Problem sein, die Programme laufen ja in beiden Fällen, solange sie beide Ausbaustufen unterstützt, aber es dürfte krachen, wenn man einen laufenden Thread von einer CPU, die mehr kann auf eine verschiebt, die weniger kann.Aber technisch gesehen können die Zen 5c das gleiche was die "normalen" Zen 5 Kerne auch können.
Intels E-Cores sind ein komplett anderes Design als die P-Cores. Soweit ich weiß sogar mit anderem Instructionset.
Wäre in jedem Fall eine echt geile Sache, macht aber die APU wahrscheinlich noch teurer, als sie ohnehin schon wird. Man stelle sich mal 4070 Leistung vor, in zwei Jahren, zusammen mit der Leistung eines 7800X3D (8 Kerne und 3D; Takt weniger aber dafür Zen 5 statt 4), bei der derzeitigen Preisgestaltung würde man wahrscheinlich im Raum der 1000 EUR Systeme wildern, das alles mit einer mobilen Plattform?Vielleicht spendiert man der APU als Ausgleich etwas 3D Cache?
Ich hab jetzt extra noch mal versucht das zu verifizieren, da ich es in einem YouTube Video gesehen habe. Aber ich habe das wohl etwas falsch aufgeschnappt. Ein passender Vergleich wäre wohl unterschiedliche Generationen. Bei der zwölften Generation wurden die E-Cores zu erklärt: "Die E-Kerne nutzen die Gracemont-Architektur, diese soll eine IPC ähnlich der alten Skylake-Implementierung aufweisen." Es sind unterschiedliche Architekturen, aber das Instructionset ist wohl schon gleich. Sorry.Hast du dafür eine Quelle? Ich habe jetzt nur rausbekommen, dass Intels E-Cores kein AVX512 unterstützen, weswegen man bei den CPUs entweder AVX512 oder die E-Cores nutzen kann. Die Tatsache, dass sonst zwei Kerntypen mit verschiedenem Befehlssatz gleichzeitig laufen würden, hat mich stutzig gemacht. An sich sollte das kein Problem sein, die Programme laufen ja in beiden Fällen, solange sie beide Ausbaustufen unterstützt, aber es dürfte krachen, wenn man einen laufenden Thread von einer CPU, die mehr kann auf eine verschiebt, die weniger kann.
Nein. 40 CUs sind schon fast halb so viel wie meine aktuelle Karte jetzt hat (84 CUs). Und mit z.B. HBM-Cache oder was auch immer AMD sich dafür einfallen lassen wird, sollte man auch auf die volle Leistung kommen. (glaube kaum, sie bauen so viele CUs ein, nur damit sie eingebaut sind... - wird sich schon nutzen lassen.)Dann aber wohl Spiele aus mehreren Jahren zuvor.... bei 4 K mein ich^^.
Sa haben ja vollwertige Karten heute so ihre Probleme, wenns nicht grad Indygames sind. Ich glaub du interpretierst da etwas zu viel Leistung rein, zumindest in der Realität. Ohne dir zu nahe treten zu wollen, ist nciht böse gement, ok?
Naja, wirklich Unrecht hattest du mit den Intels ja nicht, wenn die E-Cores kein AVX512 können. Die Frage ist dann eher, ob das bei AMD genau so wird oder eben nicht. Prinzipiell besteht eigentlich auch die Möglichkeit AVX512 per Microcode in den Befehlssatz dazuzuimplementieren, ist halt dann nicht schneller, aber gibt auch keine Fehler.Es sind unterschiedliche Architekturen, aber das Instructionset ist wohl schon gleich. Sorry.
ähh, versteh ich nichtdafür allerdings auch DDR5X und 256Bit
Intel hat übrigens bereits einen Nachfolger sngekündigt, mit dem AVX 512 dann auch mit deren Hybrid Arch funktionieren wirdNaja, wirklich Unrecht hattest du mit den Intels ja nicht, wenn die E-Cores kein AVX512 können. Die Frage ist dann eher, ob das bei AMD genau so wird oder eben nicht. Prinzipiell besteht eigentlich auch die Möglichkeit AVX512 per Microcode in den Befehlssatz dazuzuimplementieren, ist halt dann nicht schneller, aber gibt auch keine Fehler.
kann sein, müsste man sich snsehen, weiß die Speicherbandbreite von der grad nicht8000er DDR5 dürfte aber nicht so arg limitieren . Die ARC 380 zumindest dürfte die APU locker eintüten
neinwenn nicht sogar die ARC 750, bin ich von überzeugt. Soll sich ja angeblich mit Nvidias RTX 4070 Laptop anlegen können.
Hm, nicht uninteressant. Das mit den Extraregistern ist auch ganz cool, allerdings gibt es da schon ein Problem. Code, der auf mehr Register ausgelegt ist, wird auf alten CPUs nicht laufen und ich weiß nicht, ob man bei jedem Registerzugriff eine Weiche einbauen kann, ohne dass einem die Performance abhanden kommt. Oder soll das dann transparent passieren? Und dieser neue AVX-Satz, der auf E-Cores laufen wird, weil 512-Bit-Register optional sind? AVX mit 512 Bit wird also weiterhin nur auf den P-Cores laufen? Vielleicht wird das doch irgendwie so gelöst, wie ich vermutet habe und es wird dann einfach transparent in zwei 256-Bit-Operationen aufgeteilt, aber so richtig wird man aus den Texten zu dem Thema nicht schlau. Irgendwas werden sie sich gedacht haben.Intel hat übrigens bereits einen Nachfolger sngekündigt, mit dem AVX 512 dann auch mit deren Hybrid Arch funktionieren wird
Wieso? LPDDR5X wird eine deutlich höhere Bandbreite als normaler LPDDR5 bieten (ca. 30%), dazu 256Bit Interface, welches die Bandbreite nochmals erhöht. Im Vergleich zu jetzigen APUsähh, versteh ich nicht
Funktioniert AVX512 nicht sogar grds. und wurde nur von Intel deaktiviert. Meine doch Alder Lake konnte das sogar zu Beginn bei einigen Revisionen, erst im Nachgang hat man die Möglichkeit dies zu aktivieren entfernt, oder irre ich gerade gewaltig?Intel hat übrigens bereits einen Nachfolger sngekündigt, mit dem AVX 512 dann auch mit deren Hybrid Arch funktionieren wird
186GB/s bei der A380, die Karten darüber ab A550 liefern dann 500GB/s
Strix Halo im Sockel würde mich trotzdem eher wundern.
LPDDR5X erlaubt schließlich deutlich mehr Bandbreite (bei schlechteren Latenzen, aber GPUs brauchen eher Ersteres) als gesockelter RAM.
Naja, wirklich Unrecht hattest du mit den Intels ja nicht, wenn die E-Cores kein AVX512 können. Die Frage ist dann eher, ob das bei AMD genau so wird oder eben nicht. Prinzipiell besteht eigentlich auch die Möglichkeit AVX512 per Microcode in den Befehlssatz dazuzuimplementieren, ist halt dann nicht schneller, aber gibt auch keine Fehler.
Scheinbar hat Zen 4 aber auch nur 256-Bit-Register und führt AVX-512-Befehle sowieso geteilt auf. Zen 4 hat wohl vier von diesen Registern, könnte also 2 512-Bit-Operationen parallel ausführen, Zen 4c könnte dementsprechend einfach weniger haben. Aber zu Intel finde ich da gerade nichts. Aber irgendwie ist ja auch die Frage, wo da Nomenklatur anfängt, wenn man quasi 1.024 Bit für Vektoroperationen zur Verfügung hat, ob das jetzt 2 512-Bit- oder 4 256-Bit-Register sind. Vor dem Nutzer dürfte das ja alles abstrahiert sein. Und notfalls könnte man diese Befehle auch mit 64-Bit-Registern halbwegs schnell ausführen.AMD hat Hybrid-Designs mal mit der Begründung abgelehnt, dass sie keine unterschiedlichen Befehlssätze wollen. Zumindest für Zen 4c ist bekannt, dass er das volle Feature-Set des normalen Zen 4 unterstützt, nur halt mit etwas geringerem Tempo.
Ich bin mir nicht ganz sicher, ob das am Ende nicht auf das gleiche herauskommt. Viele Bereiche, die gestrichen werden, weil sie extrem viel Fläche benötigen, nur um die Single-Thread-Performance leicht zu steigern, verbrauchen vermutlich auch nicht gerade unerheblich viel Energie. Und mehr Rohrechenleistung pro Fläche könnte auch dafür sorgen, dass man mit weniger Takt auskommt, was die Effizienz ja noch mal steigert.Für Zen 5/c würde ich ähnliches erwarten. Im Gegensatz zu Intel spricht AMD bislang nicht von einer Optimierung für verschiedene Leistungsbereiche ("stromhungrig" und "extrem stromhungrig"^^), sondern nimmt nur die Platz-/Kostenersparnis mit respektive will mehr Kerne auf die gleiche Siliziumfläche quetschen.
Gut, mag sein, dass sie es nicht so weit treiben, aber die Richtung dürfte im Endeffekt dieselbe sein. Bin auf jeden Fall mal gespannt was sich da in welchen Szenarien besser schlägt. Einerseits finde ich die Heterogenität spannend und auch sinnvoll, andererseits ist es ein absoluter Albtraum für jeden Scheduler, spätestens wenn die Entwickler nicht mitspielen und den Threads ihrer Programme keine geeigneten Prioritäten zuweisen.Bei AMDs c-Optimierungen kommt nach aktuellem Stand nicht das gleiche bei raus.