Ryzen 3000: 7-nm-APU von AMD noch vor 2020?

[Arkintosz]

Oder AMD verpasst der neuen APU ein L4 Cache ala eDRAM, sowie Intel bei Broadwell-H mit Iris Pro 6200. Wäre sowas möglich, und ist es schlechter als ein HBM-Stack?

Unwahrscheinlich. eDRAM ist in den Die integrierter Arbeitsspeicher. Das würde das GPU-Modul für nur wenige MB Speicher zur Zeit stark verteuern.
Technisch wäre das möglich und sicherlich HBM überlegen. Es wäre HBM nur insofern unterlegen, dass man wegen der Kosten weniger Speicher einbauen würde.
HBM ist momentan preislich ein Mittelweg zwischen dem sehr teuren Cache im Chip selbst und den günstigeren DRAM-Chips, wird sich meiner Ansicht nach aber langfristig durchsetzen, und durch den geringeren Ressourcenverbrauch und höhere Fertigungskapazitäten irgendwann einbesseres L/P-Verhältnis haben.

Am wahrscheinlichsten sehe ich auch, dass AMD einfach Vega 8 und 11 shrinkt. Zusammen mit dem höheren DDR4-Takt dürfte die Leistung im Schnitt geschätzt um 20-25% steigen.

 

[PCGH_Torsten]

Oder AMD verpasst der neuen APU ein L4 Cache ala eDRAM, sowie Intel bei Broadwell-H mit Iris Pro 6200. Wäre sowas möglich, und ist es schlechter als ein HBM-Stack?

Es würden sich vermutlich kürzere Latenzen als mit HBM ergeben, aufgrund der Einzelanfertigung aber höherere Preise und/oder deutlich niedrigere Kapazitäten, dazu kommt die Entwicklung eines eigenen Interfaces mit möglicherweise weiteren Nachteilen.

Was dadurch nicht gelöst wird: Das Problem des fehlenden Platzes für einen vierten Chip und der Bedarf an zusätzlichen Leiterbahnen im Package.

 

[pipin]

Würde es da nicht mehr Sinn machen, wenn AMD für Mobile den Memory-Controller überarbeitet und LPDDR unterstützt?

Allerdings müssten sie dafür dann wohl erst ne Lizenz haben, was wohl momentan nicht der Fall zu sein scheint.

 

[PCGH_Torsten]

LPDDR sollten sie für Notebooks auf alle Fälle unterstützen und ich wüsste nicht, dass man dafür spezifische Lizenzen braucht. Es ist eine JEDEC-Spezifikation wie jede andere auch und die Implementation muss AMD selber machen. Mehr Leistung ergibt sich daraus aber nur im Vergleich zu runtergetaktetem DDR mit gleichem Stromverbrauch, LPDDR ist immer etwas langsamer als normaler mit voller Leistung.

 

[pipin]

LPDDR sollten sie für Notebooks auf alle Fälle unterstützen und ich wüsste nicht, dass man dafür spezifische Lizenzen braucht. Es ist eine JEDEC-Spezifikation wie jede andere auch und die Implementation muss AMD selber machen. Mehr Leistung ergibt sich daraus aber nur im Vergleich zu runtergetaktetem DDR mit gleichem Stromverbrauch, LPDDR ist immer etwas langsamer als normaler mit voller Leistung.

Nicht für die Spezifikation, sondern für den Memorycontroller an sich. Imo nutzt AMD für Zen und DDR4 da Rambus.

 

[PCGH_Torsten]

Rambus hält eine große Anzahl von Patenten im Speicherbereich und es ist kaum möglich, ein aktuelles System ohne Lizenzen zu bauen. Aber die Implementierung hat AMD selbst entwickelt und so oder so ist der Schritt von DDR und LPDDR ein kleiner.

 

[bastian123f]

Ich hoffe noch auf einen Athlon 200GE Nachfolger dieses Jahr. Der wandert dann in mein NAS und der alte 200GE kommt dann in den PC im Hobbyraum mit neuem Mainboard/RAM/SSD

 

[pipin]

Rambus hält eine große Anzahl von Patenten im Speicherbereich und es ist kaum möglich, ein aktuelles System ohne Lizenzen zu bauen. Aber die Implementierung hat AMD selbst entwickelt und so oder so ist der Schritt von DDR und LPDDR ein kleiner.

Ist das gesichert, dass der nur auf IP basiert und selbst von AMD entwickelt wurde?

Ihr hattet selbst mal spekuliert, dass man den Rambus-Speichercontroller benutzt:
https://www.pcgameshardware.de/AMD-.../DDR4-3200-Speichercontroller-Rambus-1203928/

Bei Rambus selbst findet man maximal LPDDR3:

LPDDR3 PHY Product Brief - Rambus
DDRn PHYs - Rambus

 

[PCGH_Torsten]

Gesichert ist so etwas nie. Aber AMD hat die nötige Erfahrung in House und es wäre sehr merkwürdig, wenn sie die Entwicklung auslagern würden. Wie du selbst feststellst, bietet Rambus nicht regulär komplette Speicher-Controller an, die man einfach einkaufen könnte. AMD hätte also eine kritische CPU-Komponente, die sorgfältig mit anderen zusammengeplant werden muss, als externen Auftrag vergeben sollen? Und das, bei Fertigstellung 2016, mitten im Bulldozer-Tal? Glaub ich nicht.
Je nachdem, wie weitreichend die Rambus IP ist, steckt vielleicht wenig Weiterentwicklung im Zen2-Speichercontroller, aber die Implementierung ist von AMD und eine Anpassung der Signalpegel an LP halte ich für einfach.