Mehrfachverwendung rentiert sich nur bis zu einer gewissen Stückzahl.
Entschuldigung, aber das macht absolut keinen Sinn. Es gibt mit Sicherheit keinen ökonomischen Deckel, ab dem sich eine Gleichteilestrategie aus Stückzahlgründen auf einmal nicht mehr lohnt. Gleichteilestrategien sind ja auch keine Erfindung der Halbleiterindustrie. Jedes Unternehmen in produzierenden Gewerben versucht, Gleichteile zu verwenden, wo es das Produkt eben hergibt.
Wo eine Gleichteilestrategie ihr Ende findet, sind grob gesagt drei Fälle:
- Ich kann das gewünschte Produkt damit nicht darstellen: Am Beispiel AMD Epyc haben daher Bergamo/Turin Dense andere Compute Chiplets als Genoa/Turin Classic, weil nur so das gewünschte Produkt (Extreme High Core Count CPU mit Fokus auf Cloud Native / TelCo / Edge) darstellbar ist. Ein Gleichteil findet trotzdem Anwendung: Der I/O-Die ist gleich.
- Die gewünschte Qualität kann nicht gewährleistet werden. Das versteht sich glaube ich von selbst.
- Das gewünschte Gleichteil erreicht eine zu niedrige Stückzahl, um wirtschaftlich genug zu sein, damit man eventuelle Nachteile in Kauf nimmt, oder die Nachteile sind zu groß. Das wäre z.B. der Grund, warum AMD bis auf wenige Ausnahmen (z.Zt. nur Dragon Range/Fire Range) im Mobile-Bereich monilithisch geblieben ist. Die Nachteile wären einfach zu groß, die Stückzahlen für eine Anpassung zu klein.
Als AMD kurz vor der Pleite stand und um jedes Prozent Marktanteil kämpfen musste (ohne sich eines Sieges sicher sein zu können), waren Chiplets der einzige Weg, um Mindeststückzahlen garantieren zu können. Aber mittlerweile produziert AMD sogar mehr verschiedene Chips um die gleichen Marktbereiche zu bedienen, die Intels letztes (nahezu) Tile-freies Line-Up adressierte.
AMD produziert im Vergleich zur Zen 2/Zen 3 Generation genau ein Chiplet mehr für Zen 4/Zen 5 Ryzen + Epyc: Die 16-Core Dense-Variante für Zen 4c/Zen 5c. Daneben stehen die Classic Compute Chiplets mit 8 Kernen, sowie ein Ryzen- und ein Epyc-I/O-Die. Das sind 4 Chiplets (OK, 5 mit dem SRAM-Chiplet für vCache-Modelle) für wieviele verschiedene Produkte? Soviele Chiplets verwendet Intel gerade für ARL alleine, ohne ein einziges davon in einem anderen Produkt zu verwenden.
Man kann ja gerne immer wieder darauf verweisen, dass AMD vor Ryzen/Epyc fast pleite war, yadda yadda - aber irgendwie sind sie es im Moment wohl doch eher nicht? Ob das vielleicht auch ein Stück an einem sehr effizienten Produktdesign liegen mag?
Intel wiederum hatte dieses Mindeststückzahlen-Dilemma nie. Die haben zeitweilig für den Desktop-Bereich, den AMD mit immer exakt einem Zeppelin in unterschiedlichem Deaktivierungsgrad bediente, drei verschiedene Coffee-Lake-Chips gefertigt und zum Beispiel SPR-XCC besteht aus zwei verschiedenen Tiles, die aber exakt die gleichen Funktionseinheiten enthalten. Die Grundüberlegung ist ganz einfach: Wenn man für die nötigen Stückzahlen sowieso zwei Produktionslinien parallel betreiben muss, dann kann man diese auch leicht unterschiedliche Varianten fertigen lassen, wenn das technische oder produktpolitische Vorteile bringt. Das Design solcher Abwandlungen ist innerhalb eines Baukastens wenig mehr als Copy & Paste.
Und wo genau ist Intel damit z.Zt. gelandet?
Und so einfach "copy/paste" scheint die ganze Geschichte ja doch nicht zu sein, wenn ich mir die Probleme bei der Weiterentwicklung von Alder Lake zu Raptor Lake anschaue. Oder Lunar Lake mit Xe2-GPU und 48TOPS NPU, Arrow Lake aber ohne?
Die GPU-Tile gleichzeitig mit dem CPU-Tile zu wechseln wäre übrigens ein klarer Widerspruch zu der von dir angestrebten Flexibilität; die Erwartungen eines ARL-R mit genau dieser Änderung zumindest in Mobile dagegen wäre eine Bestätigung.
Nein, die Flexibilität, die ich anspreche bedeutet, dass wenn ich schon auf Chiplets setze, die einzelnen, möglichst wenigen Chiplets auch in möglichst vielen Produkten gleichzeitig zum Einsatz kommen sollten. Das ist bei MTL/LL/ARL nicht der Fall. Hier stehen einzelne Tiles nebeneinander, ohne das ein Produkt sich sinnvoll mit anderen Produkten ergänzt. Das muss alles einzeln validiert werden, einzeln aufeinander abgestimmt werden und bietet damit nicht im Ansatz den Vorteil, den ich aus einer Disaggregation der Bauteile ziehen möchte, dafür aber alle Nachteile, wie man an MTL/ARL sehr schön sehen kann. MTL war bzw. ist unter anderem durch die Latenzen dermaßen gehemmt, dass Intel den Launch der S-Variante gleich ganz einstampfen musste, sich mit RLR völlig blamiert hat und erst mit ARL sein LGA1851 Produkt präsentieren kann, trotz TSMC N3B mit den bekannten Ergebnissen. Das ist genau das Gegenteil von dem, was eine erfolgreiche Chiplet-Strategie bringen soll.
Nicht zu vergessen auch: Als mutmaßliches Mobile-only-Design wird PTL vermutlich nur wenige Kerne haben, also klein ausfallen, und für alle Chipteile eine möglichst effiziente Fertigung nutzen wollen. Damit verlieren auch die Tile-Vorteile "Yield" und "billigere Nodes" an Bedeutung.
Auch das geht wieder völlig am Thema Chiplet vorbei. Erstens wollen selbstverständlich Desktop wie Mobile für den Logik-Teil eine möglichst effiziente Fertigung verwenden. Das ist doch gerade das einzige, für das ARL derzeit überhaupt gelobt wird - dass es nicht mehr auf Teufel komm raus Strom durchjagt. Für den I/O Bereich (oder z.B. auch den SRAM für vCache) nehmen AMD und Intel aber nicht nur aus Kostengründen einen alten Node aus der 7nm-Klasse, sondern weil die Node-Shrinks zu 5/3nm für diese Zwecke einfach keinen Vorteil bieten. Sie sind nicht besser, sie sind nicht sparsamer, sie sind nicht einmal sonderlich dichter, sie wären einfach nur teurer. Den I/O Bereich für Strix Point monolithisch in 4nm zu fertigen macht für AMD nur deshalb Sinn, weil die zusätzlichen Latenzen bei einem disaggregierten Design es einfach nicht wert sind.
Ich hätte trotzdem eher erwartet/gehofft, dass Intel endlich Adamantine rausholte und dann vielleicht noch etwas Lakefield eingekreuzt: IMC nicht zurück in den Compute-Tile, sondern I/O zusammen mit einem L4 oder [zusätzlichem] L3 in den Base-Tile.
Ich würde nicht damit rechnen, dass Intel z.Zt. das Geld investiert, um so ein Design umzusetzen. Träumen darf man, keine Frage, aber das sehe ich so einfach nicht.
