News Diamantgerüst: Neue Kühlstruktur soll gestapelte Halbleiter-Chips auf Temperatur halten

PCGH-Redaktion

Kommentar-System
Teammitglied
Die Universität Stanford hat einen neuen Aufbau zur Kühlung von gestapelten Halbleitern präsentiert. Ein Gerüst aus Diamant soll die Temperatur der einzelnen Chips drastisch reduzieren können.

Was sagt die PCGH-X-Community zu Diamantgerüst: Neue Kühlstruktur soll gestapelte Halbleiter-Chips auf Temperatur halten

Bitte beachten: Thema dieses Kommentar-Threads ist der Inhalt der Meldung. Kritik und allgemeine Fragen zu Online-Artikeln von PC Games Hardware werden hier gemäß der Forenregeln ohne Nachfrage entfernt, sie sind im Feedback-Unterforum besser aufgehoben.
 
Ich hab auch schon öfter Überlegt,wieso man nicht einfach die Rückseite bzw das gesamte PCB des Chips zur Kühlung mit verwendet.Man könnte auch Wärme durch die Kontakte und den Sockel abführen, um die "Unterseite" des Chips such etwas mit Kühlung zu versorgen.
 
Inwiefern ist das denn "Diamant"? Sind das zehn Kohlenstoffatome in Diamantstruktur? Wie ist der Aufbau geplant, oder ist das nur ne theoretisch Abhandlung bisher (Simulation mit Messdaten...?)?
Was sind die geschätzten Kosten pro Chip?

Fehlt mir ein wenig die Informationstiefe zu der an sich interessanten Meldung.
 
@SIR_Thomas_TMC
Das ganze Chip-Cluster wurde bislang nicht gefertigt, sondern nur ein Testaufbau, um das Konzept auszuprobieren. Daher kommen auch die Mikroskopaufnahmen im Aufmacher. Z.B. die "Zapfen" in Abbildung b sind aus Diamant - sprich Kohlenstoff, der per PECVD aufgebracht wurde und dadurch das Kristallgitter bildet.

Die Annahmen für den ganzen Chip-Stapel sind hingegen auf Basis von Messdaten der Testfertigung simuliert.

Und noch zu den Kosten: Das wurde nicht verraten. Das ist noch frühe Forschung an einer Universität, deshalb wird das akut auch keine allzu große Rolle spielen :)
 
Das zeigt aber das man mit Stapelchips bei gpu wird das noch sehr wichtig die Taktraten gehalten werden können
Bisher musste man von 2 lagen si und alu Anteil min 25% Takteinbußen hinnehmen ein Grund warum es noch keine gestapelten dgpu chips gibt. Bei cpu verbietet sich das vom design her Ansonsten wäre ein zen5 chip bei nur 3,9ghz mit n3 dann auf 4,4ghz
Die 3d packaging ist bei cpu möglich siehe intel foveros Technik hier kommt zugute da der base die wärmeleitend ist und der Taktverlust gering ist dürfte dem n3 node 15% sein.
Womit damit auch ab a12 node was so 2032 sein wird das in chips umgesetzt wird. zuerst in gpu wo die Masse an alu mehr Takt braucht.
Das Problem des cpu limits löst das aber nur bedingt mit n3 Steigt der Takt auf 6,0ghz mit n2 auf 6,5ghz und a18 auf 7,9ghz danach kommt man in Takt Wände durch die wärme Entwicklung das kann also das Problem lösen womit mit a12 dann 9,0ghz und spätestens danach a10 node die 10ghz erreicht werden.
Und das ist noch ohne neuen Halbleiter oder einen anorganischen substrat das bringt nochmal bis zu 50% mehr Takt.
bei cpu bringt eine Verkleinerung fasst nix mehr bei gpu ist das etwas anders da dort das Si definitiv kleiner werden muss und das geht nur mit einen anorganischen substrat erst dann werden gpu über die 4,0ghz marke kommen
Am ende bringt das am pc nur bei Speicherzellen was und bei mcm gpu.
Bei cpu muss was an der ipc getan werden die fpu in den cpu muss schneller werden Takt wäre der einfache Weg, mehr Speichertakt eben aber man kann auch die mit mehr fpu Einheiten schaffen.
 
Bei den heutigen Preisen bei CPUs und GPUs, sind da doch sicherlich schon Diamanten und Gold verbaut! :ugly:
 
Zurück