AMD Epyc "Genoa": Leak mit Röntgenbild soll Zen-4-Server-CPU zeigen

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu AMD Epyc "Genoa": Leak mit Röntgenbild soll Zen-4-Server-CPU zeigen

AMDs kommende CPU-Architektur Zen 4 wird Ende des Jahres unter dem Codenamen "Genoa" auch für Server erscheinen, wobei nun ein Sample durchgesickert ist.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: AMD Epyc "Genoa": Leak mit Röntgenbild soll Zen-4-Server-CPU zeigen

 

[DARPA]

Schon süß wie leer das Substrat ist mit nur 2 CCDs

 

[fleix243]

Da noch schnell nen großen Navi Chip mit drauflöten und schon hat man ne ganz neue Klasse an APUs

 

[Technologie_Texter]

Insgesamt bietet der SP5-Sockel dabei auch 2.002 mehr Kontakte als AMDs aktueller Server-Sockel SP3. Dies ist vor allem auch auf mehr benötigte Bandbreite für DDR5 und PCI-E 5.0 zurückzuführen

Warum sollte man deswegen merklich mehr Kontakte benötigen?

 

[RyzA]

Da noch schnell nen großen Navi Chip mit drauflöten und schon hat man ne ganz neue Klasse an APUs

Bringt nur bei Server CPUs nicht viel.

 

[fleix243]

Bringt nur bei Server CPUs nicht viel.

Na den Sockel SP5 müsste man dafür natürlich schon für alle schmackhaft machen. Ich stelle mir den ganz nett auf nem ITX-Board vor

 

[Mephisto_xD]

Bringt nur bei Server CPUs nicht viel.

Och, GPUs machen auch bei Server Chips Sinn, die Dinger müssen ja nicht nur das Fratzenbuch im Netz halten, sondern werden auch für HPC Anwendungen eingesetzt - und dabei auch recht oft im Verbund mit GPUs.

Ob sich so ein Navi dann mit einem ausgewachsenen Beschleuniger ala V100 messen kann steht auf einem anderen Blatt.

Warum sollte man deswegen merklich mehr Kontakte benötigen?

Liegt vermutlich weniger an der Technik an sich, und eher, dass AMD entweder bei der Breite des Speicherinterfaces, oder der Anzahl der PCIe Lanes aufrüstet - bei 128 Kernen ja auch durchaus sinnvoll.

Ich frage mich nur wo die ganze Peripherie hin soll, schon jetzt wird es auf einem ausgespeckten SP3 Board ja ganz schön eng - naja, im Zweifel einfach ein paar 100 GB Ethernet oder so direkt aufs Brett löten...

 

[RyzA]

Ob sich so ein Navi dann mit einem ausgewachsenen Beschleuniger ala V100 messen kann steht auf einem anderen Blatt.

Das meine ich ja. Macht doch so gar keinen Sinn.

 

[Technologie_Texter]

Korrekt, es liege an den 50% zusätzlichen Speicherkanälen und sicher auch an der höheren cTDP.

Aber an PCIe 5.0 liegt es eher weniger!